ハードウエアにおける設計表現 ハードウエア設計記述言語VerilogHDL

状態遷移と順序機械&種々の記述

質問は随時はSLACK #2020s-ハードウエア設計論

verilogが実行できる状態にしておいてください。

http://www.mos.t.u-tokyo.ac.jp/~ikeda/HWDesign/

本日講義以降:

ユーザ名: HardwareDesign2020

パスワード: Makoto_Ikeda

本日の課題

課題2~課題4までを、次回(4月24日朝)までに提出を終えておくこと

次回は、課題5:乗算回路、課題6:FIFOを実装していた だきます

テストベンチ

testcount4.v

module testcount4;

wire

[3:0] out;

reg

ck;

initial構文はプ ログラム言語同 様に逐次実行

システムタスク:

\$monitor: 変化ごとに表示

initial手続きブロック

システムタスク:

\$finish シミュレーション終了

always構文は条件が満たされるたび に実行される(つまり10単位時間ごと に ckが~ck (ckの論理反転)になる →20周期のクロックが生成される

\$monitor("%t %b %b", \$time, ck, out);

ck<=0;

initial begin

#350

\$finish;

end

always #10 ck <= ~ck;

count4 cnt (out, ck);

endmodule

テスト対象のモジュールを呼び 出す継続的代入同様に常に実 行(変化が即時に伝搬する

iverilog testcount4.v count4.v

% ./a.out

XXXX

1 xxxx

0 xxxx

30 1 xxxx

33333 リセットしなくては レジスタ型変数の 値が不定

テストベンチ

testcount4r.v

module testcount4r;

[3:0] out; wire ck, res; reg システムタスク: initial begin \$monitor: 変化ごとに表示 → \$monitor("%t %b %b %b", \$time, ck, res, out); ck<=0; res<=0; initial手続きブロック #40 res <= 1; #350 \$finish; システムタスク: 入出力信号名 Śfinish シミュレーション終了 end always #10 ck \leq ~ck; 被検証用モジュールの 呼び出し(インスタンス化宣言) count4r cnt (out, ck, res); インスタンス名 endmodule モジュール名 (任意) 57

いざ実行

% iverilog testcount4r.v count4r.v % ./a.out

```
0 0000
 10 1 0 0000
20 0 0 0000
 30 1 0 0000
 40 0 1 0000
 50 1 1 0001
 60 0 1 0001
 70 1 1 0010
 80 0 1 0010
 90 1 1 0011
100 0 1 0011
110 1 1 0100
370
   1 1 0001
380 0 1 0001
```

```
GUI出力用のテストベンチ
                           module testcount4rgui;
                                          [3:0] out;
                            wire
                                          ck, res;
                            reg
GUI表示用データの出力制御
                            initial begin
                             $dumpfile("count4.vcd");
                              $dumpvars;
システムタスク:
$monitor: 変化ごとに表示
                             ⇒ $monitor( "%t %b %b %b", $time, ck, res,
                              out);
                              ck<=0;
                              res<=0;
 initial手続きブロック
                              #40
                              res <= 1;
                              #350
システムタスク:
                             $finish;
                                                     入出力信号名
Śfinish シミュレーション終了
                            end
被検証用モジュールの
                            always #10 ck <= ~ck;
呼び出し(インスタンス化宣言)
                           scount4r cnt (out, ck, res );
                                                       インスタンス名
      モジュール名
                           endmodule
```

記述誤りとエラーの例

http://www.mos.t.u-tokyo.ac.jp/~ikeda/HWDesign/ から alu_e1.v .. alu_e5.vをダウンロードして iverilogでコンパイル

alu_e1.v

alu_e1.v:8: syntax error

alu_e1.v:7: error: syntax error in reg variable list.

きちんと記述しているはずなのにエラーが出る場合たいていは、前の行の最後の ; がないその結果、" syntax error in reg variable list"となる。

alu e2.v

alu_e2.v:13: error: C is not a reg/integer/time in alu.

alu_e2.v:7: : C is declared here as wire.

Elaboration failed

wireに対して手続き代入をしようとしている。

alu_e3.v

alu_e3.v:16: error: reg OUT; cannot be driven by primitives or continuous assignment. 2 error(s) during elaboration.

regに対して継続代入をしようとしている。

alu_e4.v

alu_e4.v:1: error: Port CTR (4) of module alu is not declared within module.

alu e4.v:12: error: Unable to bind wire/reg/memory `CTR' in `alu'

Elaboration failed

入出力ポートの定義がない

alu_e5.v

alu_e5.v:6: error: CTR in module alu declared as input and as a reg type.


1 error(s) during elaboration.

入力ポートに対してreg定義をしようとしている

順序機械の実現

• 簡単な状態機械を実現してみよう

入力:クロック、リセット



出力:x

状態の定義


状態変数: st,

状態A: st=0, 状態B: st=1,

リセット時状態:A

変数: x

リセット時: x=0



入力:クロック、リセット

出力:x

状態機械の構成 always @(posedge ck) begin

end

```
全体
module stm(ck,rst,x);
input ck,rst;
output [3:0] x;
reg [3:0] x;
reg st;
always @(posedge ck) begin
if(rst == 1) begin
st <= 0;
x <= 0;
end else begin
```

end end endmodule

stm.v

```
全体
                                                 simstm.v
module stm(ck,rst,x);
                                          テストベンチ
input
       ck,rst;
                                          module simstm:
output [3:0] x;
                                          reg ck, rst;
reg [3:0] x;
                                          wire [3:0] x;
regst;
                                          initial begin
always @(posedge ck) begin
   if( rst == 1 ) begin
                                              $dumpvars;
                                              $dumpfile("stm.vcd");
        st \le 0:
                                              monitor("st = \%b: x=\%x", s.st, x);
        x \le 0:
                                              ck=0; rst=0;
   end else begin
         if( st == 0 ) <u>begin</u>
                                              #20 rst=1;
                                                                       モジュール内
                                              #60 rst=0;
                  if(\overline{x} == 0) st <= 1;
                                                                       変数の参照
                                              #1000 $finish;
                  else x \le x-1:
                                          end
        end else begin
                                          always #10
                                                            ck=~ck:
                  if( x == 15 ) st \leq = 0;
                  else x \le x+1:
                                                   s(ck,rst,x);
                                          stm
         end
              複数行にわたる場合には
   <u>end</u>
                                          endmodule
end
              必ず begin ~ endでくくる
endmodule
```

VerilogHDLの実行結果の確認

- 実行結果
- % iverilog simstm.v stm.v
- % ./a.out
- エラー例

% iverilog simstm.v stm.v

simstm.v:9: syntax error

simstm.v:8: error: malformed statement

ありがちなエラー wire型に手続き代入 (<=)をしようとしている reg型に継続代入(assign文)をしようとしている

VerilogHDLの実行結果の確認

```
正常な場合
ck = 0, st = x: x = x
ck = 1, st = x: x = x
ck = 0, st = x: x = x
ck = 1, st = 0: x=0
                   初期化されるまでは値はxを持つ
ck = 0, st = 1: x=e
ck = 1, st = 1: x = f
ck = 0, st = 1: x=f
                   x=f の時は状態のみを遷移させる
ck = 1, st = 0: x=f
ck = 0, st = 0: x = f
ck = 1, st = 0: x=e
                   状態遷移後、次のクロックからxの減算が始まる
ck = 0, st = 0: x=1
ck = 1, st = 0: x=0
ck = 0, st = 0: x=0
                   x=0 の時は状態のみを遷移させる
ck = 1, st = 1: x=0
ck = 0, st = 1: x=0
ck = 1. st = 1: x=1
                   状態遷移後、次のクロックからxの加算が始まる
```

simstm.v グラフィカルに見たい module simstm: reg ck, rst; wire [3:0] x; initial begin \$dumpvars; % iverilog simstm.v stm.v \$dumpfile("stm.vcd"); \$monitor("st = %b: x=%x", s.st, x); % ./a.out ck=0; rst=0; % gtkwave stm.vcd #20 rst=1; クリックすると下位モ #60 rst=0: ジュール名が表示される #1000 \$finish; GTKWave - test.vcd end Edit Search Time Markers View Help always #10 ck=~ck; VCD loaded successfully. Zoom Page TFetch TDisc TShift Marker Time [6] facilities found. \$ From: 0 sec Regions formed on demand. stm s(ck,rst,x); To: 200 sec Current Time 189 sec

Signals

Time

a[3:0] b[3:0]

s[4:0]

02

選択したモジュール内

の信号が表示される

信号を選択してAppend

ると右画面に波形が表示

由test

Signals

a[3:0] b[3:0]

Filter:

Insert

Replace

endmodule

Reloa

(2)

Œ

05

0c

モジュール間の変数の参照

```
module A (*****)
reg hoge1, hoge2, hoge3;
endmodule

simstm.v

テストベンチ

module TOP_A;

module simstm;
stm s(ck,rst,x);
stm s(ck,rst,x);
$monitor("st = %b: x=%x", s.st, s.x );
```

endmodule

ハードウエアとしては、module Aの内部の変数を参照するためには、ポートから出力する必要がある。
→ 不便なのでシミュレーションとしては、

TOP_Aモジュールから

InstanceNameA . hoge1

という形で InstanceNameAとして定義したモジュール内の変数を参照することができる

演習2

- add4.v, testadd41.vをダウンロードして実行
- add4.vを修正し減算をするsub4.v, 乗算をするmul4.vを作成し、それらに対応するテストベンチ testsub41.v, testmul41.vを作成して実行し結果を確認

課題2-1 sub4.v

課題2-2 mul4.v

演習3

- count4r.v, testcount4r.vをダウンロードして実行
- count4r.vを修正しデクリメント(クロックごとに ー1)するcount4rs.v, 2づつ加算する count4r2.v, 2倍づつ乗算するcount4r2m.vを 作成し、それらに対応するテストベンチ testcount4rs.v, testcount4r2.v, testcount4r2m.v を作成して実行し結果を確 認

課題3-1 count4rs.v

課題3-2 count4r2.v

課題3-3 count4r2m.v

演習4:簡単な演算器


- 入力A:8ビット、入力B:8ビット、出力O:8ビット
- 制御入力CTR:4ビット
 - 0000:加算、0001:減算
 - 1000: 論理積、1001: 論理和、1010: 排他的論理和、1011: 反転、
 - 1100: 1ビット右シフト(0で埋める)、1101: 1ビット左シフト(0で埋
 - める), 1110: 1ビット右ローテーション(MSBをLSBで埋める),
 - 1111: 1ビット左ローテーション(LSBをMSBで埋める)
- 入力はクロックの立ち上がりで取り込み、1クロック後の立ち上がりで出力


暗黙の了解・・1: 定義していない制御入力の場合の出力は? ここでは0にする

暗黙の了解・・2:タイミング:ここでは、

すべての入力はクロックの立ち上がりで内部の(入力)レジスターに取り込む 演算結果はクロックの立ち上がりで内部の(出力)レジスターに取り込む (出力)レジスタの結果を出力として外部に出力する

演習2のヒント





演習2のテストベンチの例

```
module testsub4;
                                                                       module testmul4;
                         [4:0] s;
 wire
                                                                         wire
                                                                                                 [7:0] s;
            [3:0] a, b;
                                                                                    [3:0] a, b;
 reg
                                                                         reg
 initial begin
                                                                         initial begin
    monitor( "%t %b - %b = %b", $time, a, b, s);
                                                                            monitor( "%t %b * %b = %b", $time, a, b, s);
    a = 0: b = 0:
                                                                            a = 0: b = 0:
    #40
            a = 1; b = 3;
                                                                            #40 a = 1; b = 3;
    #40 a = 4; b = 8;
                                                                            #40 a = 4; b = 8;
    #40 a = \$random; b = \$random;
                                                                            #40
                                                                                    a = $random; b = $random;
            a = $random; b = $random;
                                                                                    a = $random; b = $random;
    #40
                                                                            #40
    #40
                                                                            #40
    $finish;
                                                                            $finish;
 end
                                                                         end
 sub4 sub (s,a,b);
                                                                         mul4 mul (s,a,b);
endmodule
                                                                       endmodule
```

注意:ハードウエア記述そのものでは「ノンブロッキング代入を用いなくてはいけないが、テストベンチ記述においては、「ノンブロッキング」、「ブロッキング」どちらを用いても結果に差は生じない

testadd42.v もう少し洒落たテストベンチ

```
module testadd42:
                         [4:0] s;
 wire
            [3:0] a, b;
 reg
            ck;
 reg
 initial begin
    monitor( "%t %b + %b = %b", $time, a, b, s);
    a = 0: b = 0:
    ck = 0;
    #400
    $finish:
 end
 always #10 \text{ ck} = \text{~ck};
 always @(posedge ck) begin
    a = $random:
    b = $random:
 end
 add4 add (s,a,b);
endmodule
```

% iverilog testadd42.v add4.v % ./a.out

```
0 0000 + 0000 = 00000

10 0100 + 0001 = 00101

30 1001 + 0011 = 01100

50 1101 + 1101 = 11010

70 0101 + 0010 = 00111

90 0001 + 1101 = 01110

110 0110 + 1101 = 10011

•••

350 1010 + 1101 = 10111

370 0110 + 0011 = 01001

390 1101 + 0011 = 10000
```

testadd43.v 全数をチェックしたければ

```
module testadd43:
 wire
                 [4:0] s;
                 [3:0] a, b;
 reg
                 ck;
 reg
 initial begin
      monitor( "%t %b + %b = %b", $time, a, b, s);
      a = 0; b = 0;
      ck = 0:
 end
 always #10 \text{ ck} = \text{~ck};
 always @(negedge ck) begin
      if( s != a + b ) begin
      $finish;
     end
    if( a == 'h f && b == 'h f ) begin
      $display( "OK¥n");
      $finish;
     end
 end
 always @(posedge ck) begin
      {b,a} = {b,a} + 1;
                              連接
 end
 add4 add (s,a,b);
endmodule
```

% iverilog testadd43.v add4.v

% ./a.out

```
0 0000 + 0000 = 00000

10 0001 + 0000 = 00001

30 0010 + 0000 = 00010

50 0011 + 0000 = 00011

70 0100 + 0000 = 00100

90 0101 + 0000 = 00101

•••

5030 1100 + 1111 = 11011

5050 1101 + 1111 = 11100

5070 1110 + 1111 = 11101

5090 1111 + 1111 = 11110
```

```
simfulladd.v
module simfulladd;
                                     テストベンチ
 wire
            s, cout;
           x, y, cin, ck, flag;
 reg
 initial begin
     $monitor( "%t Input (x, y, cin) -> Output (s, cout): (%b, %b, %b) -> (%b, %b)", $time, x, y, cin, s, cout);
     x \le 0; y \le 0; cin \le 0; ck \le 0; flag \le 0;
 end
 always #10 \text{ ck} \leq \text{-ck};
 always @(negedge ck) begin
     if( s != (x ^ y ^ cin) || cout != (x & y | x & cin | y & cin) ) begin
         flag <= 1;
         $finish;
     end
     if(\{cin,x,y\} == 3'b 111) begin
         $display( "OK\n" );
         $finish:
     end
 end
 always @(posedge ck) begin
     \{cin,x,y\} \le \{cin,x,y\} + 1;
 end
                                                                   FullAdderStructureも同様
FullAdderFunction add (x, y, cin, cout, s);
```

endmodule

演習3

- count4r.v, testcount4r.vをダウンロードして実行
- count4r.vを修正しデクリメント(クロックごとに ー1)するcount4rs.v, 2づつ加算する count4r2.v, 2倍づつ乗算するcount4r2m.vを 作成し、それらに対応するテストベンチ testcount4rs.v, testcount4r2.v, testcount4r2m.v を作成して実行し結果を確 認

課題3-1 count4rs.v

課題3-2 count4r2.v

課題3-3 count4r2m.v

演習3の期待される結果

ount	4rs.v		cou	ınt4	lr2.v	初期値を1(0以外)に しておく必要あり	ou	ınt4	ŀr2m.v
0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1	0000 0000 0000 0000 1111 1111 1110 1110 1101	0 10 20 30 40 50 60 70 80 90 100	1	0 0 0 1 1 1 1 1	0000 0000 0000 0000 0010 0010 0100 0110 0110	0 10 20 30 40 50 60 70 80 90 100 110	0 1 0 1 0 1 0 1 0 1	0 0 0 1 1 1 1 1 1	0001 0001 0001 0001 0001 0010 0100 010
1 1 0 1 1 1	1111 1111 1110	370 380 390	1 0 1	1 1 1	0010 0010 0100	120 390	0	1	0000
	0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1	1 0 0000 0 0 0000 1 0 0000 0 1 0000 1 1 1111 0 1 1111 1 1 110 0 1 1110 1 1 1101 0 1 1111 0 1 1111	0 0 0 0 0 1 0 0 0 1 0	0 0 0 0 0 0 1 0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 0	0 1 0 0 0 1 0 1 0 1	0 0	count4rs.v count4r2.v しておく必要あり の 0 0 0000 0 0 0 0000 10 10 0000 10 1 0 0000 20 0 0 0000 20 0000 20 1 0 0000 30 1 0 0000 30 40 01 0000 40 1 1 1111 50 1 1 0010 50 60 70 1 0010 50 0 1 1110 80 0 1 0100 70 1 0100 80 90 10 90 10 90 10 <td>count4rs.v count4r2.v しておく必要あり count4r2.v 0 0 0000 0 0 0 0000 0 0 0000 1 0 0000 10 1 0 0000 10 1 0 1 0000 30 1 0 0000 30 1 0 1 0000 40 0 1 0000 40 0 1 1 1111 50 1 1 0010 50 1 0 1 1110 70 1 1 0100 50 1 1 1 1110 80 0 1 0100 70 1 0 1 1101 90 1 1 0110 90 1 1 1 1111 370 1 1 0010 120 0 1 1 1111 380 0 1 0010</td> <td>count4rs.v count4r2.v しておく必要あり count4 0 0 0000 0 0 0 0000 0 0 0 0000 1 0 0000 10 1 0 0000 10 1 0 0 1 0000 30 1 0 0000 30 1 0 0 1 1111 50 1 1 0010 50 1 1 0 1 1110 70 1 1 0100 50 1 1 1 1 1110 70 1 1 0100 80 0 1 0100 1 1 1101 90 1 1 0110 90 1 1 1 1 1111 370 1 1 0010 120 0 1 1 1 1111 380 0 1 0010</td>	count4rs.v count4r2.v しておく必要あり count4r2.v 0 0 0000 0 0 0 0000 0 0 0000 1 0 0000 10 1 0 0000 10 1 0 1 0000 30 1 0 0000 30 1 0 1 0000 40 0 1 0000 40 0 1 1 1111 50 1 1 0010 50 1 0 1 1110 70 1 1 0100 50 1 1 1 1110 80 0 1 0100 70 1 0 1 1101 90 1 1 0110 90 1 1 1 1111 370 1 1 0010 120 0 1 1 1111 380 0 1 0010	count4rs.v count4r2.v しておく必要あり count4 0 0 0000 0 0 0 0000 0 0 0 0000 1 0 0000 10 1 0 0000 10 1 0 0 1 0000 30 1 0 0000 30 1 0 0 1 1111 50 1 1 0010 50 1 1 0 1 1110 70 1 1 0100 50 1 1 1 1 1110 70 1 1 0100 80 0 1 0100 1 1 1101 90 1 1 0110 90 1 1 1 1 1111 370 1 1 0010 120 0 1 1 1 1111 380 0 1 0010

VerilogHDLの基本構文:関数・タスク

```
• function: 戻り値は関数名を左辺に指定した代入
  function ビット幅 関数名;
    input ビット幅 変数名:
    シーケンシャル文
  endfunction
  関数呼び出しは
  a <= 関数名(引数)
task: 戻り値はoutputもしくはinout変数として宣言
  task タスク名;
    input ビット幅 変数名;
output ビット幅 変数名;
宣言
    シーケンシャル文
  endtask
  タスク呼び出しは
  タスク名(引数1,引数2・・・)
```

演習4:簡単な演算器・・1

- 入力A:8ビット、入力B:8ビット、出力O:8ビット
- 制御入力CTR:4ビット
 - 0000:加算、0001:減算
 - 1000: 論理積、1001: 論理和、1010: 排他的論理和、1011: 反転、
 - 1100: 1ビット右シフト(0で埋める)、1101: 1ビット左シフト(0で埋
 - める), 1110: 1ビット右ローテーション(MSBをLSBで埋める),
 - 1111: 1ビット左ローテーション(LSBをMSBで埋める)
- 入力はクロックの立ち上がりで取り込み、1クロック後の立ち上がりで出力

暗黙の了解・・1: 定義していない制御入力の場合の出力は? ここでは0にする

暗黙の了解・・2:タイミング:ここでは、

すべての入力はクロックの立ち上がりで内部の(入力)レジスターに取り込む 演算結果はクロックの立ち上がりで内部の(出力)レジスターに取り込む (出力)レジスタの結果を出力として外部に出力する

簡単な演算器とは

制御コード	機能	Verilog記述	ほかの記述
0000	加算	A+B	
0001	減算	A-B	
1000	論理積	A&B	
1001	論理和	A B	
1010	排他的論理和	A^B	
1011	反転	~A	
1100	1ビット右シフト	A>>1	{1'b0,A[7:1]}
1101	1ビット左シフト	A<<1	{A[6:0],1'b0}
1110	1ビット右ローテーション		{A[0],A[7:1]}
1111	1ビット左ローテーション		{A[6:0],A[7]}
0010, 0011, 0100, 0101, 0110, 0111,	定義なし: 0を出力		

alu.v

```
骨格
module alu(A,B,O,CTR,ck);
        [7:0] A, B;
input
       [3:0]
input
                CTR;
input
        ck;
        [7:0] O;
output
        [7:0]
                INA, INB, O;
reg
        [3:0]
                C;
reg
                OUT;
wire
        [7:0]
```

順序機械。。1

```
always @(posedge ck) begin
INA <= A;
INB <= B;
C <= CTR;
O <= OUT;
end
```

継続代入で実現


)))))))));

82

endmodule

alu.vとして作成しuploadすること

alu.v



alu2.v


```
骨格
module alu(A,B,O,CTR,ck);
input
       [7:0] A, B;
input
     [3:0]
               CTR;
input
       ck;
       [7:0] O;
output
       [7:0]
                INA, INB, OUT, O;
reg
        [3:0]
               C;
reg
```

endmodule

順序機械

```
always @(posedge ck) begin
        C \leq CTR;
        INA \leq A;
        INB <= B;
        case (C)
        'b0000 : O <= INA + INB;
        'b0001 : O <= INA - INB;
        endcase
end
```

alu2.v



実装例2.**1

alu21.v

```
骨格
module alu(A,B,O,CTR,ck);
input [7:0] A, B;
input [3:0] CTR;
input ck;
output [7:0] O;
reg [7:0] INA, INB, OUT, O;
reg [3:0] C;
```

endmodule

endcase

end

実装例2・1

alu21.v

```
always @(posedge ck) begin
骨格
                                                                               C <= CTR:
module alu(A,B,O,CTR,ck);
                                                                               INA \leq A;
input
             [7:0] A, B;
                                                                               INB <= B;
          [3:0] CTR;
input
                                                                               O <= OUT:
input
             ck;
                                                                 end
output
             [7:0] O;
                                                                 always @(C or INA or INB) begin
                            INA, INB, OUT, O;
             [7:0]
reg
                                                                               case (C)
             [3:0]
                           C;
reg
                                                                               'b0000 : OUT <= INA + INB;
                                                                               'b0001 : OUT <= INA - INB;
                                                                               'b1000 : OUT <= INA & INB;
endmodule
                                                                               'h1001 · OUT <= INA I INB:
                                                                                                                     1B;
             ck
                                  A<sub>1</sub>, B<sub>1</sub>, CTR<sub>1</sub>
                                                       A<sub>2</sub>, B<sub>2</sub>, CTR<sub>2</sub>
                                                                          Aз, Вз, СТRз
             A, B, CTR
             INA, INB, C
                                                             A_2,\,B_2,\,CTR_2
                                        A<sub>1</sub>, B<sub>1</sub>, CTR<sub>1</sub>
                                                                                 Аз, Вз, СТРз
                           always @(clor INA or INB)
                                                                                                                     INA[7:1]};
                                                     f(A<sub>1</sub>, B<sub>1</sub>, CTR<sub>1</sub>)
                                                                          f(A_2, B_2, CTR_2)
                                                                                             f(A<sub>3</sub>, B<sub>3</sub>, CTR<sub>3</sub>)
             OUT
                                     演算遅延時間
                                                                                                                     )],INA[7]};
                                                                                 f(A_2, B_2, CTR_2)
             0
                                                             f(A<sub>1</sub>, B<sub>1</sub>, CTR<sub>1</sub>)
                                                                                                    f(A<sub>3</sub>, B<sub>3</sub>, CTR<sub>3</sub>)
                                                                                                                            87
```

実装例2 · · 2 だめな例:

alu22.v

骨格

```
module alu(A,B,O,CTR,ck);
input [7:0] A, B;
input [3:0] CTR;
input ck;
output [7:0] O;
reg [7:0] INA, INB, OUT, O;
reg [3:0] C;
```

endmodule

順序機械

ブロッキング代入をしてしまう と、タイミングがずれてしまう

```
always @(posedge ck) begin
        C = CTR;
        INA \leq A;
        INB \le B;
        case (C)
        'b0000 : O <= INA + INB;
        'b0001 : O <= INA - INB;
        endcase
end
```

実装例3:functionを使用

alu3.v

```
骨格
                                                     function
module alu(A,B,O,CTR,ck);
                                     function [7:0] alufunc;
input
        [7:0] A, B;
                                             input [7:0] A;
      [3:0] CTR;
input
                                             input [7:0] B;
input
        ck;
                                             input [3:0] C;
        [7:0] O;
output
        [7:0]
                 INA, INB, O;
reg
                                             case (C)
         [3:0]
                 C;
reg
                                             b0000: alufunc = A + B;
                                             b0001 : alufunc = A - B;
endmodule
順序機械。。2
always @(posedge ck) begin
        C \leq CTR;
        INA \leq A;
        INB <= B:
        O <= alufunc(INA,INB,C);</pre>
                                             endcase
end
                                     endfunction
```

実装例3:functionを使用

alu3.v

```
骨格
module alu(A,B,O,CTR,ck);
        [7:0] A, B;
input
input [3:0] CTR;
        ck;
input
output
        [7:0] O;
        [7:0]
                INA, INB, O;
reg
        [3:0]
                C;
reg
endmodule
順序機械。。2
always @(posedge ck) begin
        C <= CTR;
        INA \leq A;
        INB <= B;
        O <= alufunc(INA,INB,C);</pre>
end
```


function

```
function [7:0] alufunc;
         input [7:0] A;
         input [7:0] B;
         input [3:0] C;
         case (C)
         b0000: alufunc = A + B;
         'b0001 : alufunc = A - B;
         'b1000 : alufunc = A & B;
         'b1001 : alufunc = A | B;
         'b1010 : alufunc = A ^ B:
         'b1011 : alufunc = \simA;
         'b1100 : alufunc = A>>1;
         'b1101 : alufunc = A <<1;
         'b1110 : alufunc = \{A[0], A[7:1]\};
         'b1111 : alufunc = \{A[6:0], A[7]\};
         endcase
endfunction
```

テストベンチ

```
alutest.v
骨格
module alutest;
          [7:0] A, B;
reg
      [3:0] CTR;
reg
       ck;
reg
          [7:0] O;
wire
initial begin
           ck=0;
           $monitor( "%t\text{\text{4}}=\text{\text{$\text{h}}}, B=\text{\text{$\text{B}}}, CTR=\text{\text{$\text{R}}}, OUT=\text{\text{$\text{h}}}", \text{\text{$\text{time}}, A, B, CTR, O );
          #1000 $finish;
end
          ALU(A, B, O, CTR, ck);
alu
always #10 ck = \sim ck;
always @(negedge ck) begin
          A = $random;
           B = $random;
          CTR = $random;
end
endmodule
```

実行結果を確認してみましょう



課題5 mul.v (multest2.vを使用) 演習5:乗算の実装

```
1101 被乗数 a
  1011 乗数 b
                「*」を使わない乗算の記述
  1101 部分積 a*b[0]
                ソフトウエア的な記述=ブロッキング代入(逐次実行)で記述
  1101
      部分積 a*b [1]
     部分積 a*b [2]
 0000
1101 部分積 a*b [3]
                                          a=10110010
10001111 積(部分積の総和)
                                          b=11010110
                                             10110010
      y = (y << 1) + a*b[7];
                                             10110010
      y = (y << 1) + a * b [6];
      y = (y << 1) + a * b [5];
                                             0|0|0|0|0|0|0
        = (y << 1) + a * b [4];
        = (y << 1) + a*b[3];
      y = (y << 1) + a * b [2];
      y = (y << 1) + a*b[1];
                                             10110010
      y = (y << 1) + a*b[0];
```

乗算の実装:複数サイクルで実行

```
1101 被乗数 a
                  入力 A, B, ck, start
   1011 乗数 b
                  start=1で A, Bを内部レジスタ AIN, BINに取り込み
   1101 部分積 a*b[0]
                  状態変数 stを0、終了フラグ finを0とする
  1101
       部分積 a*b[1]
                  ck毎にstをインクリメント、以下のような演算を実行
       部分積 a*b [2]
 0000
                  st=7(演算終了)でfin=1とする
       部分積 a*b[3]
1101
                  st=8でfin=0とする
                                                a=10110010
10001111 積(部分積の総和)
       y \ll 0;
                                                b=11010110
start=1
                                                   1011001
       y \ll (y \ll 1) + a * b [7];
st=0
                                                   10110010
       y \ll (y \ll 1) + a * b [6];
st=1
       y \ll (y \ll 1) + a * b [5];
                                                   0|0|0|0|0|0|0
st=2
       y \ll (y \ll 1) + a * b [4];
st=3
       y \ll (y \ll 1) + a * b [3];
                                                   000000
st=4
                                                   10110010
       y \ll (y \ll 1) + a * b [2];
st=5
                                                   10110010
       y \ll (y \ll 1) + a * b [1];
st=6
       y \ll (y \ll 1) + a * b [0];
                                                   000000000
st=7
```

複数クロックでの実装

module mul(A,B,O,ck,start,fin); always @(posedge ck) begin input [7:0] A, B; if(start == 1) begin input ck,start; output [16:0] O; output fin; end else begin 変数(レジスタ等)の定義 実行 endmodule end end

multest.v

複数クロックでの実装(テストベンチ)

```
module multest;
                                                                  MUL(A, B, O, ck, start,fin);
                                                       mul
                       A, B;
           [7:0]
reg
                                                                  #10 ck = \sim ck:
                                                       always
           ck:
reg
                                                       always @(negedge ck) begin
           start;
reg
                                                                  if( st == 0 ) start <= 1;
           [3:0] st;
reg
                                                                  else start <= 0;
           [16:0] O;
wire
                                                                  if( fin == 1 ) OR \leq = 0;
           [16:0] OR;
reg
                                                                  st <= st+1;
initial begin
                                                                  A = $random;
           ck=0:
                                                                  B = $random;
           start=0:
                                                       end
           st=0:
                                                       endmodule
           $monitor( "%t\text{YtA}=\text{%h}, B=\text{%h}, CTR=\text{%h}, (OUT=\text{%h}) OUT=\text{%h", $time, A, B, CTR, O, OR );}
           #1000 $finish;
end
```

全数チェックするにはmultest2.v(WEBから取得)


fifo.v 演習6

```
8ビット16段のFIFOを完成させよ(fifo.vをダウンロードして完成させ実行結果で確認)
  モジュール名: fifo
  入力:8ビット入力データ: Din, クロック: ck, データ入力フラグ: Wen, データ出力フラグ: Ren
            リヤット: rst
  出力:8ビット出力データ: Dout, FIFOエンプティフラグ: Fempty, FIFOフルフラグ: Ffull
module fifo (Din, Dout, Wen, Ren, rst, ck, Fempty, Ffull);
input [7:0] Din;
output [7:0] Dout:
input Wen, Ren, rst, ck;
                             メモリーの内容は通常は参照することができない
output Fempty, Ffull;
                             →アドレス毎にassign文で切り分けてあげることでシミュレー
                             ション中に参照(デバッグ)ができるようになる
reg [7:0] FMEM[0:15];
                                                    wire [7:0] f0, f1, f2, f3, f4, f5, f6, f7, f8, f9, f10, f11, f12, f13, f14, f15;
・・・・・・以下変更なし
                                                    assign f0 = FMEM[0];
                                                    assign f1 = FMEM[1];
assign f0 = FMEM[0];
                                                    assign f2 = FMEM[2];
                                                    assign f3 = FMEM[3]:
                                                    assign f4 = FMEM[4];
                       メモリの中身をシミュ
                                                    assign f5 = FMEM[5];
                                                    assign f6 = FMEM[6];
                       レーションで参照する
                                                    assign f7 = FMEM[7];
                                                    assign f8 = FMEM[8];
                       什組み
                                                    assign f9 = FMEM[9];
                                                    assign f10 = FMEM[10];
                                                    assign f11 = FMEM[11];
                                                    assign f12 = FMEM[12];
                                                    assign f13 = FMEM[13];
                                                    assign f14 = FMEM[14];
```


assign f15 = FMEM[15];

97


演習6:FIFO



FIFOの動作



演習6:FIFO



f0, f1,,,はFMEM[0..15]の内容を表す

Wen=1の時には、クロックごとにDinが内部に書き込まれる同時に、Wptrがインクリメントされる

Wen=1の時には、クロックごとにFMEMの内容がDoutに出力される同時に、Rptrがインクリメントされる

fifo.v 演習6 fifo.vの完成(simfifo.vを使用)

モジュール構成の理解

8ビット16段のFIFOを完成させよ(fifo.vをダウンロードして完成させ実行結果で確認)


モジュール名: fifo

入力:8ビット入力データ: Din, クロック: ck, データ入力フラグ: Wen, データ出力フラグ: Ren

リセット: rst


出力:8ビット出力データ: Dout, FIFOエンプティフラグ: Fempty, FIFOフルフラグ: Ffull

FIFOの動作・・1 (FIFO empty)



Ren=1の時に Wptr == Rptr(Fempty=1)だと、FIFOが空っぽであるため読み出しは行われない

FIFOの動作・1(FIFO full)



Wen=1の時に Wptr == Rptr(Ffull=1)だと、FIFOがいっぱいであるため書き込みは行われない