ハードウエア設計論:2

# ハードウエアにおける設計表現 ハードウエア設計記述言語VerilogHDL

VerilogHDLの基本構文 代入、条件分岐、時間の表現、状態遷移と順序機械

TA2名:中山、池田(健)が担当します

質問は随時はSLACK #2020s-ハードウエア設計論

verilogが実行できる状態にしておいてください。

http://www.mos.t.u-tokyo.ac.jp/~ikeda/HWDesign/

### 本日の課題(目標)

本日の課題:

目標1:課題1を終えること

――本日講義時間内に課題1が終了することを目指す

目標2:課題2-3を終えること

一一次回4月17日までに課題2を終えておいていただく


# ハードウエア記述言語

言語	VHDL	VerilogHDL	UDL/I	SFL
開発開始時期	1981	1984	1987	1981
開発組織	IEEE	Cadence	電子協	NTT
言語仕様公表	1987	1985	1990	1985
論理シミュレータ	有	有	有	有
論理合成系	有	有	有	有
規格の見直し	1993,2000, 2002, 2008	1995,2001, 2005	1992	なし


### - なぜハードウエア記述言語 - -

- 言語の文法そのものは、ほぼソフト
- ・ 大きな違いは「時間」の概念
  - すべては同時に動作する(ステップごとではない)
  - 時間を制御することが出来る
  - 変数が、記憶(不揮発性)と揮発性(配線)に区別
- 並列ソフトウエアと本質的には同じ
  - VerilogHDLのオリジンはProlog(並列化志向の言語)

#### HDLによる設計



# HDLの基本




## VerilogHDLの基本構文

```
module モジュール名 (ポート名, ポート名, · · · );
モジュールの入出力の宣言(全ポート名を宣言する);
モジュール内信号の宣言(暗黙の定義は出来るだけ避ける);
回路・機能の定義;
endmodule
モジュールとは「機能」もしくは「構造」のまとまり。プログラミングの関数*のようなもの。全ての記述は module ~ endmoduleで囲う。
構文は セミコロン ; により閉じる
複数構文にまたがる場合には begin ~ endで囲う。
入出力の定義は、 入力 input, 出力 output, 双方向 inoutにより定義
例:
 module test (inA, inB, outC);
                            *ただしmodule内に function, taskといっ
   input inA, inB;
                            た手続きを記述することが可能であるの
   output outC;
                            でmoduleを「関数」と表現するのは適切
 endmodule
                            ではない
                                                  25
```

# VerilogHDLの基本構文

add4.v



### テストベンチを作成

- シミュレーションを行うためには設計回路に入力を与えるためのプログラムが必要- テストベンチ
- 同じverilogで記述する

### テストベンチ

testadd41.v

module testadd4; システムタスク: wire [4:0] s; \$monitor:変化ごとに表示 [3:0] a, b; reg initial begin \$monitor( "%t %b + %b = %b", \$time, a, b, s); initial手続きブロック  $a \le 0$ ;  $b \le 0$ ; #40 a <= 1; b <= 3; #40 a <= 4; b <= 8; #40 a <= \$random; b <= \$random; システムタスク: \$finish シミュレーション終了 #40 a <= \$random; b <= \$random; #40 インスタンス名(任意) 被検証用モジュールの ⇒ \$finish; 呼び出し(インスタンス化宣言) 入出力信号名 end (関数呼び出しのようなもの) (「定義順呼び出し」、「名前呼び add (s,a,b); add4 出し」がある)ここは定義順呼び endmodule 出し(moduleの宣言順に変数を モジュール名 記述) module \*\*\*で定義された名前

### テストベンチ


#### 再度実行:

- % iverilog testadd41.v add4.v
- % ./a.out

```
0 0000 + 0000 = 00000
40 0001 + 0011 = 00100
80 0100 + 1000 = 01100
120 0100 + 0001 = 00101
160 1001 + 0011 = 01100
```

名称	記号	定義	優先 順位	名称	記号	定義	優先 順位
演算 -	+	加算	3	論理 演算	!	論理値のNOT	1
	-	減算	3		&&	論理値のAND	9
	*	乗算	2		П	論理値のOR	10
	/	除算	2	等号	==	論理等号	6
	%	剰余	2	演算	!=	論理不等号	6
ビット	~	ビット毎の反転	1		===	ケース等号(X,Zも一致)	6
演算	&	ビット毎のAND	7	!==	ケース不等号(X,Zも不一致)	6	
	1	ビット毎のOR	8	関係 演算	<	小なり	5
	٨	ビット毎のExOR	7		<=	小なりイコール	5
	~^	ビット毎のExNOR	ごット毎のExNOR 7		>	大なり	5
リダ	&	各桁ビットのAND	1		=>	大なりイコール	5
ン演 算 (単   項演	~&	各桁ビットのNAND	1	シフト 演算	<<	右オペランド分左シフト(空いたビットは 0)	4
	I	各桁ビットのOR	1		>>	右オペランド分右シフト(空いたビットは 0)	4
	~	各桁ビットのNOR	1	条件 演算	?:	条件?真の場合:偽の場合	11
	٨	各桁ビットのExOR	1				
	~^	各桁ビットのExNOR	1				30

### 簡単な論理式を実現してみよう



論理式やプロセス文、手続き文を用いた記述を「動作記述」と呼ぶ

# Verilogで定義される論理値と定数

#### 取りうる値:

O: Low (論理 0)

1: High(論理 1)

x: 不定値:0か1か不定であるがどちらかの値を取る

z: High Impedance:0でも1でもない(定義されない値)

#### 定数:

<ビット幅>'<基数><数値>として表す

<基数>: b, B: 2進数、o,O: 8進数, d,D: 10進数, h,H: 16進数

(例)

表記	基数	ビット幅	二進数表記
8	10	32bit	000001000
4'd5	10	4bit	0101
1'b0	2	1bit	0
16'h 0f0f	16	16bit	0000111100001111
4'bx	2	4bit	xxxx

# Verilogで定義される型

ネット型: 配線を表す。信号の論理値は接続されるノードの値として決定される:組み合わせ回路の「値」として用いる

→ 単なる配線であるため、何らかの演算結果が「接続」されているだけであり、代入操作としては接続、つまり assign 文のみが使用可能

レジスタ型: レジスタ(記憶素子:いわゆるプログラミング的な変数)。信号の論理値が保持される:順序機械の状態として用いる

→ レベルを保持するラッチやフリップフロップに相当。always文, initial 文, function, taskの中での手続き代入操作のみが可能。(assignは出来ない)

# 定義可能な型の種類

ネット型

フジスタ型

#### wire型:

- 継続的代入されているときのみ値を保持する型。一般の配線と同様。通常は 「組み合わせ論理部(組み合わせ回路)」を表現するのに使用
- 1bitのwire型は定義を省略可能:ただしこの暗黙の定義は使わない方が賢明 reg型:
- 任意ビット、記憶保持が可能な型(通常はFFなど状態、データを保存したいノードに対して使用), signedを指定しない場合には符号なし
- integer型
  - 32bit幅の符号付き整数型
- real型(実数), time型(符号無し64ビット), realtime型(実数表記での時間)
- signed指定
  - reg signed [7:0] a; aを符号付きレジスタ型として定義
  - wire signed [7:0] a; aを符号付きwire型として定義
- バス幅の定義
  - reg [7:0] aなど。a[0] からa[7]の8ビット幅として定義。降順
- アレイの定義
  - reg a[0:31]など。0から31番地までを確保。昇順

# 式・数の表現

#### 連接

- {式1, 式2}:式1,式2をつなげる {0101,1100} → 01011100
- {定数式 {式, 式} }: {}内を定数式の値だけ繰り返す { 5 {10} } → 1010101010

#### レンジ式

- [定数1:定数2]:a[6:3] → a[6], a[5], a[4], a[3]
- [式+:定数]: a[P\*8+:4] → P=0の時a[3:0], P=1の時a[11:8]
- [式-:定数]:a[P\*8-:4] → P=1の時 a[8:5], P=2の時 a[16:13]

# VerilogHDLの基本構文:構造記述と組み合わせ回路

#### 回路の定義:

他のモジュールを呼び出す記述:構造記述(ちょうど回路図を書いているようなもの)

モジュール名 インスタンス名 (ポート) モジュール名:呼び出すモジュールの名前 インスタンス名:任意(呼び出しの名前):変数 や他のインスタンス名と重複してはならない ポート:

定義順呼び出し:


ポート定義順に信号を記述

名前呼び出し: module (a, b, c); の場合

.a(sigA), .b(sigB), .c(sigC) と記述すること

で記述順は関係なくなる

module and2 (x, y, o);
input x, y;
output o;
and a1 (o, x, y);
endmodule



### Verilogで定義されるプリミティブゲート


Verilog-HDLにあらかじめ組み込まれているゲート。module定義なしに使用可能。 通常、ポートは出力、入力、イネーブルの順となっている

(プリミティブゲートも moduleとして定義されている)

種別	ゲート名	出力	入力	イネーブル	機能
1入力 ゲート	buf, not	OUT	IN		
2入力 ゲート	and, nand, nor, or, xor, xnor	OUT	IN1, IN2		
3state	bufif0, bufif1, notif0, notif1	OUT	DATA	CONTROL	buf: バッファ, not: 論理反転, if0: control=0で出力, if1: CONTROL=1で出力
switch	nmos, pmos, cmos, rnmos, rpmos, rcmos, tran, tranif0, tranif1, rtran, rtranif0, rtranif1				
pullup, pulldown	pullup, pulldown				

# 簡単な回路図を実現してみよう

endmodule



#### 左図の全加算器を構造記述により実現してみる:

<sup>C</sup>out FullAdderStructure.v module FullAdderStructure (x, y, cin, cout, s); input x, y, cin; output cout, s; wire w1, w2, w3, w4, w5; and a1 (w1, x, y); and a2 (w2, y, cin); and a3 (w3, cin, x); or o1 (w4, w1, w2); or o2 (cout, w4, w3); xor x1 ( w5, x, y ); xor x2 (s, w5, cin);

### 課題1

- 課題1-1:動作記述(論理式)バージョン
  module FullAdderFunction ()
  を完成させ、simfulladd.vを作成して、シミュレーション結果
  を確認する
- 課題1-2:構造記述バージョン
  module FullAdderStructure ()
  を完成させ、simfulladd.vを作成して、シミュレーション結果を確認する
- FullAdderFunction.v, FullAdderStructure.vを http://www.mos.t.u-tokyo.ac.jp/~ikeda/HWDesign/ から提出

# 課題1のテストベンチ

```
module simfulladd;
 wire
           s, cout;
          x, y, cin;
 reg
 initial begin
     $monitor( "%t In (x, y, cin) -> Out (s, cout): (%b, %b, %b) -> (%b, %b)", $time, x, y, cin, s, cout);
    x \le 0; y \le 0; cin \le 0;
    #40 x \le 1; y \le 0; cin \le 0;
    #40 x \le 0; y \le 1; cin \le 0;
        .......... 入力全条件を検証すること
    #40 x \le 1; y \le 1; cin \le 1;
    #40
     $finish;
 end
 FullAdderFunction add (x, y, cin, cout, s);
endmodule
```

FullAdderStructureも同様

# いやいや、、設計といえばアナログでしょ。。。ディジタルなんて、、、

# なぜVerilogHDL?


• もっとも稼げるプログラミング言語は・・・・



# MOST VALUABLE PROGRAMMING LANGUAGES



BY AVERAGE SALARY AND PERCENTAGE OF POSITIONS LISTING SKILL



Source: Paysa.com




# なぜVerilogHDL?

- もっとも稼げるプログラミング言語は・・・・
- 理由:需給のバランス
  - 希少価値の高さ:出来る人がほとんどいない ソフトははいて捨てるくらい書ける人がいる
  - 潜在需要の高さ: 超高速トレーディングでMy Hardwareを駆使するトレーダが多数、そういった (お金が回る)需要がある。さらには、Google, Apple, Amazon, Facebookが本気で専用のハード ウエアの開発のための人材を囲っている
  - PFNもソフトを捨ててハードに傾注

### AIはハードウェアを活用する時代

AI時代はムーアの法則が通用しない



日本の人工知能(AI)分野をけん引するスタートアップ企業、プリファード・ネットワークス(東京・千代田)が事業の軸足をソフトウエアからハードウエアに移す。・・・深層学習の基盤ソフト「チェイナー」は、・・・開発を終え・・・・自社用の半導体チップに力を入れる

「チェイナーは役目を終えた」 by秋葉拓哉執 行役員

日本経済新聞 2020/3/23付



汎用と専用それぞれの半導体を理解し、使い分けられる人材はまだ少ない。エヌビディアなど米企業はこの問題に対応するため、ソフト人材の陣容強化を足元で進めている。シリコンバレーで人件費が高騰している理由のひとつには、こうした専門人材の囲い込みがあるとの指摘もある。

#### VerilogHDLの基本構文:プロセス文

- always(イベント)ブロック
   イベントが発生した場合にブロック内を1回実行、 次のイベントが発生するまで待つ
  - 1. always #10 ck<=~ck;
    - 1. クロックの定義
  - 2. always @(posedge ck)
    - 順序機械の定義: エッジセンシティブ posedge: 立ち上がりエッジ、negedge: 立下りエッジ
  - 3. always (reset)
    - 1. 組み合わせ回路の定義:レベルセンシティブ
- 2. Initial (イベント)ブロック
  - 1. ブロック内を1回実行し終了

# VerilogHDLの基本構文:手続き文

#### • 条件分岐

```
if 条件式
文
else
文

case文: casez: zも条件に入れられる、casex: x, zも条件に入れられる case 条件式
値1: 文
値2: 文
default: 文
endcase
```

#### ループ


- for:「文1」を実行し、「条件式」が真の場合、「文2」、「文3」を実行、その後「条件式」が真の間、「文2」、「文3¥を繰り返すfor(文1;条件式;文3)
   文2
- while:「条件式」が真の間「文」を繰り返し実行するwhile(条件式)文
- forever:繰り返し「文」を実行する。ループから脱出には disable文を用いる forever文
- wait:「条件式」が真になるまで実行をストップする wait(条件式)

# 順序機械の構成の原則

always文を使用する場合、原則としてリセット(初期化)を必ず実装しておく

```
同期リセット:クロックに同期してリセット実行
always (@(posedge ck)) begin
 if(rst) リセットの実行
 else
            順序機械の記述
end
非同期リセット: リセット信号入力で直ちにリセット実行
always (@(posedge ck) or rst ) begin
 if(rst) リセットの実行
 else
            順序機械の記述
end
```

# 基本構文:手続きと順序機械



# Verilogと時間 - -


```
module count4(out,ck);
                         always構文は@内の
                         条件が満たされるた
output [3:0] out;
                           びに実行される
input
                ck;
                [3:0] q;
reg
                                                                時間
always @(posedge ck) begin
                                      ck
   q \le q+1;
end
                                      q
assign out = q;
                                      out
                                                  out=q
                                                       out=q
                                                            out=q
endmodule
                     継続的に代入が実施さ
                     れる(つまりqが変化す
                     るごとにoutが変化する
```

#### count4r.v

### VerilogHDLの基本構文

```
全ての構文は
                                                     全ての構文は
                      module count4r(out,ck,res);
module / endmodule
                                                     セミコロンで区
で囲む
                                                     切る
                       output
                                    [3:0] out;
                                              構文が複数行になる場
                       input
                                    ck, res;
                                              合には
                                              begin / end
                                    [3:0] q;
                       reg
                                              で囲う
if else 構文
                       always @(posedge ck or negedge res) begin
                        if( !res)
                                    q<= 0; <
                         else
                                    q \le q+1;
                                               res=0のとき qに0を代入
                       end
                                                 (リセット)
                       assign out = q;
                      endmodule
```

# Verilogと時間



```
module add4(s,a,b);
 output [4:0] s;
 input [3:0] a,b;
 assign s=a+b;
endmodule
```


initial構文はプ ログラム言語同 様に逐次実行

```
module testadd4;
                      [4:0] s;
 wire
           [3:0] a, b;
 reg
initial begin
    monitor( "%t %b + %b = %b", $time, a, b, s);
    a \le 0; b \le 0;
    #40 a <= 1; b <= 3;
    #40 a <= 4: b <= 8:
   #40
          a <= $random; b <= $random;
           a <= $random; b <= $random;
    #40
    #40
    $finish;
 end
```

時間経過を表示:表 示がない場合には 0(δ時間)

```
add4 add (s,a,b); 0 0000 + 0000 = 00000
endmodule
            40\ 0001\ +\ 0011\ =\ 00100
            80\ 0100\ +\ 1000\ =\ 01100
           120\ 0100\ +\ 0001\ =\ 00101
           160\ 1001\ +\ 0011\ =\ 01100
```

### VerilogHDLの基本構文:代入



### テストベンチ

testcount4.v

module testcount4;

wire

[3:0] out;

reg

ck;

initial構文はプ ログラム言語同 様に逐次実行

システムタスク:

\$monitor: 変化ごとに表示

initial手続きブロック

initial begin

\$monitor( "%t %b %b", \$time, ck, out);

ck<=0;

#350

\$finish;

iverilog testcount4.v count4.v

% ./a.out

end

always #10 ck <= ~ck;

count4 cnt (out, ck);

endmodule

XXXX

1 xxxx

0 xxxx

30 1 xxxx

システムタスク:

\$finish シミュレーション終了

always構文は条件が満たされるたび に実行される(つまり10単位時間ごと に ckが~ck (ckの論理反転)になる →20周期のクロックが生成される

テスト対象のモジュールを呼び 出す継続的代入同様に常に実 行(変化が即時に伝搬する

33333 リセットしなくては レジスタ型変数の 値が不定

# テストベンチ

testcount4r.v

module testcount4r;

[3:0] out; wire ck, res; reg システムタスク: initial begin \$monitor: 変化ごとに表示 → \$monitor( "%t %b %b %b", \$time, ck, res, out); ck<=0; res<=0; initial手続きブロック #40 res <= 1; #350 \$finish; システムタスク: 入出力信号名 Śfinish シミュレーション終了 end always #10 ck  $\leq$  ~ck; 被検証用モジュールの 呼び出し(インスタンス化宣言) count4r cnt ( out, ck, res ); インスタンス名 endmodule モジュール名 (任意) 55

# いざ実行

% iverilog testcount4r.v count4r.v % ./a.out

```
0 0000
 10 1 0 0000
20 0 0 0000
 30 1 0 0000
 40 0 1 0000
 50 1 1 0001
 60 0 1 0001
 70 1 1 0010
 80 0 1 0010
 90 1 1 0011
100 0 1 0011
110 1 1 0100
370
   1 1 0001
380 0 1 0001
```

```
GUI出力用のテストベンチ
                           module testcount4rgui;
                                          [3:0] out;
                            wire
                                          ck, res;
                            reg
GUI表示用データの出力制御
                            initial begin
                             $dumpfile("count4.vcd");
                              $dumpvars;
システムタスク:
$monitor: 変化ごとに表示
                             ⇒ $monitor( "%t %b %b %b", $time, ck, res,
                              out);
                              ck<=0;
                              res<=0;
 initial手続きブロック
                              #40
                              res <= 1;
                              #350
システムタスク:
                             $finish;
                                                     入出力信号名
Śfinish シミュレーション終了
                            end
被検証用モジュールの
                            always #10 ck <= ~ck;
呼び出し(インスタンス化宣言)
                           scount4r cnt (out, ck, res );
                                                       インスタンス名
      モジュール名
                           endmodule
```

# 記述誤りとエラーの例

http://www.mos.t.u-tokyo.ac.jp/~ikeda/HWDesign/から alu\_e1.v .. alu\_e5.vをダウンロードして iverilogでコンパイル

### alu\_e1.v

alu\_e1.v:8: syntax error

alu\_e1.v:7: error: syntax error in reg variable list.

きちんと記述しているはずなのにエラーが出る場合たいていは、前の行の最後の ; がないその結果、" syntax error in reg variable list"となる。

### alu e2.v

alu\_e2.v:13: error: C is not a reg/integer/time in alu.

alu\_e2.v:7: : C is declared here as wire.

Elaboration failed

wireに対して手続き代入をしようとしている。

### alu\_e3.v

alu\_e3.v:16: error: reg OUT; cannot be driven by primitives or continuous assignment. 2 error(s) during elaboration.

regに対して継続代入をしようとしている。

#### alu e4.v

alu\_e4.v:1: error: Port CTR (4) of module alu is not declared within module.

alu\_e4.v:12: error: Unable to bind wire/reg/memory `CTR' in `alu'

Elaboration failed

入出力ポートの定義がない

### alu e5.v


alu\_e5.v:6: error: CTR in module alu declared as input and as a reg type.

1 error(s) during elaboration.

入力ポートに対してreg定義をしようとしている

# 順序機械の実現

• 簡単な状態機械を実現してみよう



入力:クロック、リセット

出力:x

# 状態の定義


状態変数: st,

状態A: st=0, 状態B: st=1,

リセット時状態:A

変数: x

リセット時: x=0



入力:クロック、リセット

出力:x

### 状態機械の構成 always @(posedge ck) begin

end

```
全体
module stm(ck,rst,x);
input ck,rst;
output [3:0] x;
reg [3:0] x;
reg st;
always @(posedge ck) begin
if(rst == 1) begin
st <= 0;
x <= 0;
end else begin
```

end end endmodule

### stm.v

```
全体
                                                 simstm.v
module stm(ck,rst,x);
                                          テストベンチ
input
       ck,rst;
                                          module simstm:
output [3:0] x;
                                          reg ck, rst;
reg [3:0] x;
                                          wire [3:0] x;
regst;
                                          initial begin
always @(posedge ck) begin
   if( rst == 1 ) begin
                                              $dumpvars;
                                              $dumpfile("stm.vcd");
        st \le 0:
                                              monitor("st = \%b: x=\%x", s.st, x);
        x \le 0:
                                              ck=0; rst=0;
   end else begin
         if( st == 0 ) <u>begin</u>
                                              #20 rst=1;
                                                                       モジュール内
                                              #60 rst=0;
                  if(\overline{x} == 0) st <= 1;
                                                                       変数の参照
                                              #1000 $finish;
                  else x \le x-1:
                                          end
        end else begin
                                          always #10
                                                            ck=~ck:
                  if( x == 15 ) st \leq = 0;
                  else x \le x+1:
                                                   s(ck,rst,x);
                                          stm
         end
              複数行にわたる場合には
   <u>end</u>
                                          endmodule
end
              必ず begin ~ endでくくる
endmodule
```

# VerilogHDLの実行結果の確認

- 実行結果
- % iverilog simstm.v stm.v
- % ./a.out
- エラー例

% iverilog simstm.v stm.v

simstm.v:9: syntax error

simstm.v:8: error: malformed statement


ありがちなエラー wire型に手続き代入 ( <= )をしようとしている reg型に継続代入( assign文)をしようとしている

# VerilogHDLの実行結果の確認

```
正常な場合
ck = 0, st = x: x = x
ck = 1, st = x: x = x
ck = 0, st = x: x = x
ck = 1, st = 0: x=0
                   初期化されるまでは値はxを持つ
ck = 0, st = 1: x=e
ck = 1, st = 1: x = f
ck = 0, st = 1: x=f
                   x=f の時は状態のみを遷移させる
ck = 1, st = 0: x=f
ck = 0, st = 0: x = f
ck = 1, st = 0: x=e
                   状態遷移後、次のクロックからxの減算が始まる
ck = 0, st = 0: x=1
ck = 1, st = 0: x=0
ck = 0, st = 0: x=0
                   x=0 の時は状態のみを遷移させる
ck = 1, st = 1: x=0
ck = 0, st = 1: x=0
ck = 1. st = 1: x=1
                   状態遷移後、次のクロックからxの加算が始まる
```

#### simstm.v グラフィカルに見たい module simstm: reg ck, rst; wire [3:0] x; initial begin \$dumpvars; % iverilog simstm.v stm.v \$dumpfile("stm.vcd"); \$monitor( "st = %b: x=%x", s.st, x ); % ./a.out ck=0; rst=0; % gtkwave stm.vcd #20 rst=1; クリックすると下位モ #60 rst=0: ジュール名が表示される #1000 \$finish; GTKWave - test.vcd end Edit Search Time Markers View Help always #10 ck=~ck; VCD loaded successfully. Zoom Page TFetch TDisc TShift [6] facilities found. \$ From: 0 sec Regions formed on demand. stm s(ck,rst,x); To: 200 sec

endmodule



# モジュール間の変数の参照

```
module A (*****)
reg hoge1, hoge2, hoge3;
endmodule

simstm.v

テストベンチ

module TOP_A;

module simstm;
stm s(ck,rst,x);
stm s(ck,rst,x);
$monitor("st = %b: x=%x", s.st, s.x );
```

### endmodule

ハードウエアとしては、module Aの内部の変数を参照するためには、ポートから出力する必要がある。
→ 不便なのでシミュレーションとしては、

TOP\_Aモジュールから

InstanceNameA . hoge1

という形で InstanceNameAとして定義したモジュール内の変数を参照することができる


# 演習2


- add4.v, testadd41.vをダウンロードして実行
- add4.vを修正し減算をするsub4.v, 乗算をするmul4.vを作成し、それらに対応するテストベンチ testsub41.v, testmul41.vを作成して実行し結果を確認

課題2-1 sub4.v

課題2-2 mul4.v

# 演習2のヒント





### 演習2のテストベンチの例

```
module testsub4;
                                                                       module testmul4;
                         [4:0] s;
 wire
                                                                         wire
                                                                                                 [7:0] s;
            [3:0] a, b;
                                                                                    [3:0] a, b;
 reg
                                                                         reg
 initial begin
                                                                         initial begin
    monitor( "%t %b - %b = %b", $time, a, b, s);
                                                                            monitor( "%t %b * %b = %b", $time, a, b, s);
    a = 0: b = 0:
                                                                            a = 0: b = 0:
    #40
            a = 1; b = 3;
                                                                            #40 a = 1; b = 3;
    #40 a = 4; b = 8;
                                                                            #40 a = 4; b = 8;
    #40 a = \$random; b = \$random;
                                                                            #40
                                                                                    a = $random; b = $random;
            a = $random; b = $random;
                                                                                    a = $random; b = $random;
    #40
                                                                            #40
    #40
                                                                            #40
    $finish;
                                                                            $finish;
 end
                                                                         end
 sub4 sub (s,a,b);
                                                                         mul4 mul (s,a,b);
endmodule
                                                                       endmodule
```

注意:ハードウエア記述そのものでは「ノンブロッキング代入を用いなくてはいけないが、テストベンチ記述においては、「ノンブロッキング」、「ブロッキング」どちらを用いても結果に差は生じない

# testadd42.v もう少し洒落たテストベンチ

```
module testadd42:
                         [4:0] s;
 wire
            [3:0] a, b;
 reg
            ck;
 reg
 initial begin
    monitor( "%t %b + %b = %b", $time, a, b, s);
    a = 0: b = 0:
    ck = 0;
    #400
    $finish:
 end
 always #10 \text{ ck} = \text{~ck};
 always @(posedge ck) begin
    a = $random:
    b = $random:
 end
 add4 add (s,a,b);
endmodule
```

% iverilog testadd42.v add4.v % ./a.out

```
0 0000 + 0000 = 00000

10 0100 + 0001 = 00101

30 1001 + 0011 = 01100

50 1101 + 1101 = 11010

70 0101 + 0010 = 00111

90 0001 + 1101 = 01110

110 0110 + 1101 = 10011

••••

350 1010 + 1101 = 10111

370 0110 + 0011 = 01001

390 1101 + 0011 = 10000
```

# testadd43.v 全数をチェックしたければ

```
module testadd43:
 wire
                 [4:0] s;
                 [3:0] a, b;
 reg
                 ck;
 reg
 initial begin
      monitor( "%t %b + %b = %b", $time, a, b, s);
      a = 0; b = 0;
      ck = 0:
 end
 always #10 \text{ ck} = \text{~ck};
 always @(negedge ck) begin
      if( s != a + b ) begin
      $finish;
     end
    if( a == 'h f && b == 'h f ) begin
      $display("OK¥n");
      $finish;
     end
 end
 always @(posedge ck) begin
      {b,a} = {b,a} + 1;
                              連接
 end
 add4 add (s,a,b);
endmodule
```

% iverilog testadd43.v add4.v

```
0 0000 + 0000 = 00000

10 0001 + 0000 = 00001

30 0010 + 0000 = 00010

50 0011 + 0000 = 00011

70 0100 + 0000 = 00100

90 0101 + 0000 = 00101

•••

5030 1100 + 1111 = 11011

5050 1101 + 1111 = 11100

5070 1110 + 1111 = 11101

5090 1111 + 1111 = 11110
```

% ./a.out

```
simfulladd.v
module simfulladd;
                                     テストベンチ
 wire
           s, cout;
           x, y, cin, ck, flag;
 reg
 initial begin
     $monitor( "%t Input (x, y, cin) -> Output (s, cout): (%b, %b, %b) -> (%b, %b)", $time, x, y, cin, s, cout);
     x \le 0; y \le 0; cin \le 0; ck \le 0; flag \le 0;
 end
 always #10 \text{ ck} \leq \text{-ck};
 always @(negedge ck) begin
     if( s != (x ^ y ^ cin) || cout != (x & y | x & cin | y & cin) ) begin
         flag <= 1;
         $finish;
     end
     if(\{cin,x,y\} == 3'b 111) begin
         $display( "OK¥n" );
         $finish;
     end
 end
 always @(posedge ck) begin
     \{cin,x,y\} \le \{cin,x,y\} + 1;
 end
FullAdderFunction add (x, y, cin, cout, s);
                                                                                                       72
endmodule
```

# 演習3

- count4r.v, testcount4r.vをダウンロードして実行
- count4r.vを修正しデクリメント(クロックごとに ー1)するcount4rs.v, 2づつ加算する count4r2.v, 2倍づつ乗算するcount4r2m.vを 作成し、それらに対応するテストベンチ testcount4rs.v, testcount4r2.v, testcount4r2m.v を作成して実行し結果を確 認

課題3-1 count4rs.v

課題3-2 count4r2.v

課題3-3 count4r2m.v

# 演習3の期待される結果

count4rs.v	<i>V</i>	count	4r2.v	初期値を1(0以外)に しておく必要あり	count	4r2m.v
10 1 0 00 20 0 0 00 30 1 0 00 40 0 1 00 50 1 1 11 60 0 1 11 70 1 1 11 80 0 1 11 90 1 1 11	000       0         000       10         000       20         000       30         000       40         11       50         11       60         10       70         10       80         001       90         100       100	0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1	0000 0000 0000 0000 0010	0 10 20 30 40 50 60 70 ると以後0となる 80 90 100 110	0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1 1 1	0001 0001 0001 0001 0001 0010 0100 010
	.11 370 .11 380	1 1 0 1	0010 0010	120	0 1	0000
	.10 390	1 1	0100	390	1 1	0000