点亮数码管实验

王珺桥 计42 2024010694

代码实现

代码块

```
module decoder (
    input wire [3:0] sw,     //拨动开关输入
    output reg [6:0] seg     //七段数码管输出
    );

    always_comb begin       //组合逻辑块，一旦sw更新，seg会随之更新
        case (sw)           //4'hX: seg = 7'bYYYYYYY，其中4'h表示4位的十六进制值。比如4'h0代表十六进制的0，7个b代表7个LED灯，每个LED的状态是1（点亮）或0（熄灭）
            4'h0: seg = 7'b1111110;
            4'h1: seg = 7'b0110000;
            4'h2: seg = 7'b1101101;
            4'h3: seg = 7'b1111001;
            4'h4: seg = 7'b0110011;
            4'h5: seg = 7'b1011011;
            4'h6: seg = 7'b1011111;
            4'h7: seg = 7'b1110000;
            4'h8: seg = 7'b1111111;
            4'h9: seg = 7'b1110011;
            4'hA: seg = 7'b1110111;
            4'hB: seg = 7'b0011111;
            4'hC: seg = 7'b1001110;
            4'hD: seg = 7'b0111101;
            4'hE: seg = 7'b1001111;
            4'hF: seg = 7'b1000111;
            default: seg = 7'b0;  // 其余情况
        endcase
    end
endmodule
```

- 基本编程单元（module）为decoder，其作用是将4位输入转化为7位输出，输出的每一位代表一个LED灯的状态。
- `always_comb` 表示组合逻辑块，一旦输入sw更新，输出seg会随之更新。
- `case` 语句用于根据输入sw的不同取值，输出不同的七段数码管状态。

- 输出的每一位的状态由7位的二进制数表示，1表示点亮，0表示熄灭。
- 对于 `0x0-0xf` 的16个数值，每一种数值对应一种七段数码管的状态（7位二进制数）。

管脚绑定

代码块

```
# sw input
set_property -dict {PACKAGE_PIN M21 IOSTANDARD LVCMOS33} [get_ports sw[3]];
set_property -dict {PACKAGE_PIN N20 IOSTANDARD LVCMOS33} [get_ports sw[2]];
set_property -dict {PACKAGE_PIN N22 IOSTANDARD LVCMOS33} [get_ports sw[1]];
set_property -dict {PACKAGE_PIN P21 IOSTANDARD LVCMOS33} [get_ports sw[0]];

# seg output
set_property -dict {PACKAGE_PIN Y21 IOSTANDARD LVCMOS33} [get_ports seg[6]];
set_property -dict {PACKAGE_PIN AB22 IOSTANDARD LVCMOS33} [get_ports seg[5]];
set_property -dict {PACKAGE_PIN AA18 IOSTANDARD LVCMOS33} [get_ports seg[4]];
set_property -dict {PACKAGE_PIN AB18 IOSTANDARD LVCMOS33} [get_ports seg[3]];
set_property -dict {PACKAGE_PIN AA20 IOSTANDARD LVCMOS33} [get_ports seg[2]];
set_property -dict {PACKAGE_PIN AB21 IOSTANDARD LVCMOS33} [get_ports seg[1]];
set_property -dict {PACKAGE_PIN AA21 IOSTANDARD LVCMOS33} [get_ports seg[0]];

set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
```

绑定了sw输入和seg输出的引脚。

对于每个 set_property -dict 命令：

- PACKAGE_PIN: 指定FPGA芯片上的物理管脚位置，例如 M21, N20, N22 等 。 IOSTANDARD: 设置该管脚的电气标准，这里使用的是 LVCMOS33，代表低压CMOS 3.3V 逻辑电平
- [get_ports]: 指定这些属性应用于哪个逻辑端口（顶层模块的输入输出），sw[3] 到 sw[0] 和 seg[6] 到 seg[0] 是端口名称，通常这些端口连接到FPGA外部的开关或是其他输入/输出设备。

之后按照约束文件来进行管脚绑定即可。

问题及解决方法

在本次实验过程中由于我的电脑用户名中带有中文，所以在vivado运行过程中会报错，上课求助助教得到了解决