
简单组合逻辑电路实验报告

王珺桥 2024010694

实验装置



实验内容

设计两位全加器

设计补码减法器

设计原码减法器

电路设计方法

以下电路设计参考了课程文档中的电路设计图

一位全加器


A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

如图所示， Cin表示从上一位得来的进位， Cout表示向下一位的进位逻辑表达式如下：

$$F_n = A_n \oplus B_n \oplus C_{n-1}$$


$$C_n = (A_n \cdot B_n) + \left(C_{n-1} \cdot (A_n \oplus B_n)\right)$$

因此，一位全加器的电路设计如下：



二位全加器

二位全加器的设计是基于将第一个一位全加器的进位Cout当做第二个一位全加器的Cin，因此电路图可以设计如下：



补码减法器


由补码减法的法则： $A-B=A+\overline{B}$

其中是B的补码，如果B为正数，那么B的补码和其原码相同，如果B为负数，那么B的补码为B原码按位取反加1，且对于正数（00，01），其补码亦为原码按位取反再加1（00，01），因此可以通过先取反来得到反码，然后再通过Cin来实现补码

首先来分析Cin和Cout在此时的意义：Cin即为上一位在此位的借位， Cout为此位在下一位的借位。

因此，在Cin=0时，对减数取补码时，先取反码，然后再加1，此时即相当于将Cin也取反得到+1即可。在Cin=1时，此时代表上一位在此位进行了借位，因此在计算时此位理应减1，当对减数取补码时，先取反，然后需要加1，此时恰好可以与Cin=1代表的上一位借位导致的减1相消，因此将Cin取反为0即可。

且由功能表可知，最后的借位Cout应该取非，因此电路图如下：



原码减法器

OCT	Cl	Fl	F_0	C'l	F'	F'_0
-3	1	0	1	1	1	1
-2	1	1	0	1	1	0
-1	1	1	1	1	0	1
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	0	0	1	0
3	0	1	1	0	1	1


如上述功能表所示：

$$C_1' = C_1 \quad F_0' = F_0 \quad F_1' = C_1\overline{F_1}F_0 + C_1F_1\overline{F_0} + \overline{C_1}F_1\overline{F_0} + \overline{C_1}F_1F_0$$

对F1进行化简，得：

$$F_1' = \overline{\overline{\overline{C_1}F_1}\,\overline{C_1(F_1 \oplus F_2)}}$$

因此电路设计如下：



故障、问题及解决方法


- 感觉电路不稳，发现是线没夹住，把所有都加固了一遍
- 最后原码减法器还是有点问题没有找到，有些运算不能正确输出


四位二进制除法电路设计

要求：设计一个四位二进制除法运算电路， A 为被除数， B 为除数， C 为商数， D 为余数，画出具体逻辑图或框图，并描述其工作原理。

设计思路：做除法时，对被除数不断减去除数，商+1，直到被除数小于除数，此时余数等于被除数

逻辑框图：




No
No
A≥B?
Yes
A=A-B
C+=1
D=A
结束