Esercizio 2: Verilog

L'Unità ABC in fig. 1 preleva ciclicamente tre campioni delle tensioni v1, v2 e v3 tramite tre convertitori A/D unipolari e trasferisce al consumatore il campione di valore minimo.

- Descrivere in Verilog l'unità ABC e sintetizzarla in accordo al modello con parte operativa e parte controllo.
 - Si supponga che la parte controllo sia implementata secondo un modello basato su microindirizzi e si scriva la struttura della ROM come commento alla parte controllo medesima.
- Sintetizzare come modulo a parte la rete combinatoria MINIMO_3 utilizzata per calcolare il minimo fra tre valori. Se lo si ritiene, si utilizzi la rete combinatoria "sottrattore" fornita.

Nota: non si faccia alcuna ipotesi sui tempi di risposta dei tre convertitori.




Figura 1: Schema del sistema