



Sistemas Operativos 2

Unidad 2: Administración de dispositivos de E/S

Organización de la entrada salida

René Ornelis
Primer semestre de 2025

Contenido

1	Introducción	4
2	E/S programada (<i>polling</i>).....	4
3	E/S dirigida por interrupciones	4
4	E/S con acceso directo a memoria	6
5	Configuraciones de DMA	6

Índice de figuras

Figura 1: Asignación de interrupciones	5
Figura 2: Flujo de acceso por interrupciones	5
Figura 3: Acceso por DMA.....	6
Figura 4: DMA de un solo bus.....	6
Figura 5: DMA con dispositivos integrados	7
Figura 6: DMA con doble bus	7

Organización de la entrada/salida

1 Introducción

La otra parte importante de la administración de dispositivos es la organización o la forma interactuar entre el procesador y el dispositivo. Recordemos que el objetivo de la administración de dispositivos es tener un balance entre el rendimiento del sistema y la usabilidad, por lo que es necesario que el sistema de administración de dispositivos sea eficiente, ya que los dispositivos son mucho más lentos que las operaciones de memoria, por lo que la forma en que el procesador va a leer y escribir de los dispositivos es determinante para la eficiencia.

La interacción entre el procesador y los controladores de los dispositivos puede ser de tres formas:

- E/S programada
- E/S dirigida por interrupciones
- E/S directa a memoria (DMA)

2 E/S programada (*polling*)

El procesador monitorea constantemente los dispositivos para determinar si están listos o contienen información disponible para procesar.

Esta organización es la utilizada en los primeros sistemas operativos, pero se descontinuó rápidamente ya que no era eficiente cuando se necesita el sistema para multitarea. Actualmente, este esquema es utilizada en sistemas muy especializados, por ejemplo: en los procesos industriales el sistema operativo está especializado en monitorear con algún sensor el funcionamiento de equipos, y notificar en caso de fallas o mal funcionamiento, como en el control de un sistema de aire acondicionado. También es el caso de los automóviles y sus computadoras de control, que un sistema operativo que, dicho de forma simplificada, está dedicado a leer los sensores, actualizar el tablero del piloto y tomar acciones, como detener el auto, en caso de condiciones críticas como cuando el motor empieza a calentar más allá de los parámetros aceptables.

En resumen, este esquema puede resultar simple y eficiente si los dispositivos son de uso constante, o el procesador no tiene otras tareas que realizar.

3 E/S dirigida por interrupciones

La entrada y salida programada no es suficiente para los sistemas de uso general como las computadoras de escritorio o los celulares, por lo que rápidamente fue reemplazada por la E/S dirigida por interrupción. Esta organización consiste en la siguiente interacción entre el sistema y los dispositivos:

1. Se asigna a cada dispositivo un número de interrupción, tal como se aprecia en la
2. Cuando el dispositivo necesita la atención del sistema operativo, por ejemplo, cuando el disco duro finaliza una escritura, genera una interrupción, según el número de interrupción asignado.
3. El sistema operativo transfiere el control de la interrupción al driver asignado
4. El driver transfiere la información desde/hacia el dispositivo hacia la memoria principal.
5. El driver decide si ya se finalizó la operación completa (que puede involucrar varias lecturas/escrituras). Si este es el caso envía una señal al proceso que solicitó la operación, si no, envía al dispositivo otra orden de lectura/escritura.
6. El procesador retoma sus operaciones y atiende otros procesos mientras el dispositivo realiza su operación.

The screenshot shows the Windows System Information window with the 'Hardware Resources' tree selected. Under 'IRQs', a table lists devices with their corresponding IRQ numbers:

IRQ Number	Device
14	Primary IDE Channel
10	AMD 756 PCI to USB Open Host Con...
11	Intel(R) PRO/100+ Management Ad...
11	Creative AudioPCI (ES1371,ES1373)...
1	PC/AT Enhanced PS/2 Keyboard (10...)
4	Communications Port (COM1)
3	Communications Port (COM2)
6	Standard floppy disk controller
8	System CMOS/real time clock
13	Numeric data processor

Figura 1: Asignación de interrupciones




Figura 2: Flujo de acceso por interrupciones

Esta lógica se ilustra en la Figura 2.

De esta forma, se logra concurrencia entre las operaciones del procesador y las del dispositivo, ya que el procesador no está chequeando constantemente en el estado del dispositivo para determinar si la operación de entrada/salida finalizó.

Es imperativo que la rutina de interrupción que atiende a los dispositivos sean muy eficientes ya que durante su ejecución detiene al procesador, por lo que las tareas dentro de esta rutina deben reducirse al mínimo, como transferir la información a memoria y notificar al proceso interesado. Las demás tareas necesarias para que la información sea procesada por completo, por ejemplo mostrar en pantalla la información recibida del dispositivo, debe ser realizada por otros


proceso, fuera de la rutina de servicio de interrupción.

4 E/S con acceso directo a memoria

El mecanismo de interrupciones puede funcionar muy bien para dispositivos de caracteres o de bloques pequeños. Sin embargo, para dispositivos de bloques grandes esto retardaría el tiempo de CPU en leer los datos del adaptador y pasarlo a la memoria del usuario, según la capacidad del bus de datos. Para liberar al CPU de esta carga de trabajo, se inventó el acceso directo a memoria o DMA (por sus siglas en inglés).

El DMA consiste en que el procesador envía los requerimientos de entrada salida al módulo de DMA indicándole, además de los parámetros del comando específico, la dirección de memoria donde se encuentra el bloque de datos a trabajar, el CPU continua su trabajo, mientras que el adaptador inicia el procesamiento de la petición en forma paralela.


El módulo de DMA, se encarga de interactuar con el dispositivo en las siguientes operaciones de lectura/escritura y transferir los datos de/hacia la memoria principal, al adaptador. Cuando el adaptador termina su proceso, los datos ya están en la memoria del usuario y generará una interrupción para verificar el estado de la operación.



El acceso por DMA representó una mejora sustancial en el rendimiento del acceso a los dispositivos, por lo que si hay problemas de rendimiento de un disco duro, se debe verificar si el DMA está activado. Por ejemplo, Windows 98 en su configuración de fábrica no tenía habilitado el DMA, pero se podía habilitar con algunos cambios en la configuración. También puede suceder que un sistema moderno como Linux una detección incorrecta de un driver de disco puede funcionar con DMA deshabilitado.

5 Configuraciones de DMA

El diseño del DMA ha evolucionado en diferentes configuraciones de hardware a lo largo de la historia, que nos lleva a entender las ventajas y desventajas de cada una.



La primera configuración de DMA es la de bus simple, que se puede apreciar en la Figura 4, en la cual el procesador, el DMA, los dispositivos y la memoria comparten el mismo bus de datos.

Aunque funciona y es relativamente simple, tiene el problema que durante la transferencia de datos entre el dispositivo y el DMA, y este y la memoria, el procesador no puede acceder a la memoria, ya que el bus de datos se accede de forma exclusiva.

Para solucionar estos problemas, se utilizó un esquema de DMA con dispositivos integrados (ver Figura 5) en el que los diferentes módulos de DMA se conectan directamente con dispositivos, a través de canales específicos, de forma que la transferencia de información entre el DMA y el dispositivo ya no entra en conflicto con los accesos del procesador a memoria. El

problema con este esquema es que, como podemos apreciar, hay varios módulos de DMA conectados con diferentes dispositivos y aunque se resuelve el problema de competencia de acceso al bus de datos en su mayor parte, resulta más caro (el DMA es un procesador especializado) por lo que no fue muy comercial.




Figura 5: DMA con dispositivos integrados

Al final, estos problemas se resuelven con el esquema de doble bus que se muestra en la

Figura 6, en el cual además del bus del sistema, se agrega un bus adicional, el bus de entrada/salida, el cual conecta un único módulo de DMA a los dispositivos, mientras el procesador puee tiene completo acceso a la memoria a través del bus del sistema, lo que provoca menos conflicto que el esquema de un solo bus y no resulta tan caro como la arquitectura de múltiples




Figura 6: DMA con doble bus

DMA con dispositivos integrados.