# Общее устройство центрального процессора и принципы его проектирования

Луцив Дмитрий Вадимович Кафедра системного программирования СПбГУ





#### Содержание

- Блоки процессора
- Одно-, многотактный процессоры
- Конвейеризация
  - Конвейеры в реальной жизни
  - Вычислительные конвейеры
- CISC- и RISC процессоры
  - Основы
  - Особенности конвейеризации

### Блоки процессора

Блоки процессора 3 / 29

#### Арифметико-логическое устройство

**Арифметико-логическое устройство** — блок процессора, выполняющий арифметические и логические операции

- В простейшем случае просто логическая схема
- Может использоваться для прикладных (например, вычисления, заданные программистом) и служебных (например, адресная арифметика)
- Имеет несколько входов для операндов и выход, на который мультиплексируются выходы сумматора, мультипликатора и т.д.

Блоки процессора 4 / 29

### Регистровый файл

Регистровый файл — блок процессора, включающий набор регистров; внутренняя память процессора

- Арифметические регистры
  - Аккумулятор
  - Ещё несколько [десятков] регистров
- Регистры состояний
  - Регистр флагов
- Адресные регистры
  - Указатель вершины стека
  - Указатель на текущую инструкцию
  - Указатель на данные [часто несколько]
  - Вспомогательные (например, сегментные)
- Служебные регистры
  - Хранение промежуточных значений, реализация протоколов (например, с ОЗУ) и т.д.

Блоки процессора 5 /

### Блок выборки инструкций (устройство чтения программы)

**Блок выборки инструкций** — блок процессора, выполняющий чтение очередных инструкций из памяти

- Читает из ОЗУ машинный код
  - Выполняет первичную интерпретацию машинного кода

Для CISC-процессоров со сложным машинным кодом это не так-то просто!

Блоки процессора 6 / 29

### Блок выборки инструкций (устройство чтения программы)

**Блок выборки инструкций** — блок процессора, выполняющий чтение очередных инструкций из памяти

- Читает из ОЗУ машинный код
  - Выполняет первичную интерпретацию машинного кода

Для CISC-процессоров со сложным машинным кодом это не так-то просто! О том, что такое RISC и CISC, ещё немного позже.

Блоки процессора 6 / 29

#### Управляющее устройство


Управляющее устройство— блок процессора, выдающий для исполнения машинных команд управляющие сигналы другим блокам

- В зависимости от команды, выдаёт управляющие сигналы другим блокам процессора
  - Сигналы преимущественно управляют мультиплексорами, т.е. задают маршруты передачи данных между блоками процессора
- Если команда выполняется за много тактов (а обычно так и есть), выдаёт не один сигнал, а последовательность сигналов разным блокам

Блоки процессора

### Одно-, многотактный процессоры


#### Однотактная схема



#### Вспоминаем:

- Синхронные и асинхронные вычисления, тактовый генератор, тактовые импульсы и тактовую сеть
- Синхронизацию по фронту и спаду тактового импульса
- Связку «master-slave»
- Многофазные тактовые сигналы у старых процессоров

#### Однотактный процессор



- В принципе, он даже может работать
  - Можно «нарисовать», например, несложный контроллер с такой архитектурой
- Только гарвардский, т.к. нельзя одновременно обращаться и в одну память за кодом и данными

Одно-, многотактный процессоры

### Многотактный процессор (упрощённый пример для 3 тактов)



- ullet Используются три фазы  $-oldsymbol{arphi}_0, oldsymbol{arphi}_1, oldsymbol{arphi}_2$ 
  - Эти фазы может генерировать процессор внутри себя по сигналам обычного тактового генератора
- Разные фазы выполняются разными блоками по очереди
  - $\frac{2}{3}$  времени блоки процессора простаивают!

Одно-, многотактный процессоры

#### Конвейеризация

- Конвейеры в реальной жизни
- Вычислительные конвейеры

Конвейеризация 12 / 29

#### Конвейеризация «в жизни»

#### Предпосылки

Эли Уитни, 1798 (оружейное производство) — одновременное изготовление стандартизованных узлов мушкета разными рабочими, затем быстрая сборка готовых изделий

#### Реальные конвейеры

- Генри Форд, 1913 и т.д. сборка электрогенераторов, затем моторов и целых автомобилей
  - Разные этапы производства выполняются разными рабочими
  - Рабочие работают одновременно, каждый на своём этапе
- Конвейер в системе образования
  - Школа: 1–11 классы выпуск каждый год, но школьник учится 11 лет
  - Высшее образование: старая поговорка: Матмех не школа, за 10 лет не окончишь
     =)
- Конвейер в менеджменте
  - Конвейерное исполнение заказов

Конвейеризация Конвейеры в реальной жизни 13 л

### Недостатки конвейера

- Низкая гибкость организованный и запущенный конвейер тяжело приспособить к изменяющейся ситуации
- Снижение качества результата в угоду массовости
  - Пример: товар есть на складе в моём городе, но почему-то едет с другого конца страны

Конвейеризация Конвейеры в реальной жизни 14 / 29

### Недостатки конвейера

- Низкая гибкость организованный и запущенный конвейер тяжело приспособить к изменяющейся ситуации
- Снижение качества результата в угоду массовости
  - Пример: товар есть на складе в моём городе, но почему-то едет с другого конца страны

Выход: в менеджменте это преодолевается переходом от конвейера к организации бизнес-процессов — сложнее, но адаптивнее

Конвейеризация Конвейеры в реальной жизни 14 / 29

#### Что такое конвейер?..

Вычислительный конвейер (водопровод, pipeline)— механизм распараллеливания выполнения машинных команд, позволяющий оптимально задействовать блоки процессора путём разбиения команд на стадии и распределения стадий по блокам

Конвейеры появились в 1950-х годах, термин «конвейер» (pipeline) ввёл конструктор советских ЭВМ С.А. Лебедев.

Пусть все команды выполняются за N тактов. Тогда, что даёт конвейеризация?

- Скорость выполнения отдельных команд:
  - Каждая команда выполняется за N тактов как с конвейером, так и без
  - В отношении одной команды на разных тактах задействованы разные блоки
- Скорость выполнения программы:
  - На каждом такте завершается очередная команда
  - Конвейеризация ускоряет работу программы в N раз, все блоки задействованы всё время

Конвейеризация Вычислительные конвейеры 15 / 29

#### Что такое конвейер?..

Вычислительный конвейер (водопровод, pipeline)— механизм распараллеливания выполнения машинных команд, позволяющий оптимально задействовать блоки процессора путём разбиения команд на стадии и распределения стадий по блокам


Конвейеры появились в 1950-х годах, термин «конвейер» (pipeline) ввёл конструктор советских ЭВМ С.А. Лебедев.

Пусть все команды выполняются за N тактов. Тогда, что даёт конвейеризация?

- Скорость выполнения отдельных команд:
  - Каждая команда выполняется за N тактов как с конвейером, так и без
  - В отношении одной команды на разных тактах задействованы разные блоки
- Скорость выполнения программы:
  - На каждом такте завершается очередная команда
  - Конвейеризация ускоряет работу программы в N раз, все блоки задействованы всё время
  - Косвенная выгода: «сосредоточение» отдельных стадий в компактных блоках позволяет увеличить тактовую частоту

Конвейеризация Вычислительные конвейеры 15 / 29

### Пример: Classic RISC Pipeline



Classic RISC Pipeline, Wikipedia

Применялся к популярным RISC-процессорам 1980-х: первым MIPS, Sun SPARC, Motorla 88000. Стадии:

- IF (instruction fetch) получение инструкции
- ID (instruction decode) декодирование инструкции
- EX (execute) выполнение инструкции, если нужно первый такт доступа к данным в 03У
- МЕМ memory access) второй такт доступа к данным в ОЗУ или бездействие
- WB (register write back) запись в регистр

Конвейеризация Вычислительные конвейеры 16 / 29

### Проблемы конвейеризации

- Конфликты по данным между зависимыми машинными командами, например:
  - самая частая ситуация следующей команде нужен результат предыдущей, но предыдущая ещё его не получила
  - следующая команда записывает данные до того, как их читает предыдущая
  - следующая команда записывает свои результаты раньше предыдущей из-за чего предыдущая потом может их перезаписать
- Конфликты по ресурсам когда двум командам одновременно нужен эксклюзивный доступ к чему-либо (регистр, шина...)
- Конфликты по управлению: следующая команда является условным переходом, но условие для него ещё не вычислено предыдущей командой
  - и даже не ясно, из какой ветви дальше выбирать команды

Конвейеризация Вычислительные конвейеры 17

### Проблемы конвейеризации

- Конфликты по данным между зависимыми машинными командами, например:
  - самая частая ситуация следующей команде нужен результат предыдущей, но предыдущая ещё его не получила
  - следующая команда записывает данные до того, как их читает предыдущая
  - следующая команда записывает свои результаты раньше предыдущей из-за чего предыдущая потом может их перезаписать
- Конфликты по ресурсам когда двум командам одновременно нужен эксклюзивный доступ к чему-либо (регистр, шина...)
- Конфликты по управлению: следующая команда является условным переходом, но условие для него ещё не вычислено предыдущей командой
  - и даже не ясно, из какой ветви дальше выбирать команды
     Спойлер: некоторые RISC процессоры, например ранние MIPS, исполняли до двух команд даже после безусловного перехода: конвейер успевал из «засосать» из памяти, не успевая ещё разобрать, что в них

Конвейеризация Вычислительные конвейеры 17

### Решение проблем конвейеризации

- Pipeline Stall торможение команд на конвейере; в предельном случае может свести преимущества конвейеризации на нет
- Предсказание условных переходов сбор статистики о переходах или подсказки от компилятора

Конвейеризация Вычислительные конвейеры 18 / 29

### CISC- и RISC процессоры

- Основы
- Особенности конвейеризации

CISC- и RISC процессоры

```
int a, b; bool res;
a = a + b:
b = 3 * b:
if ( a>b ) res = true;
else
    res = false:
Язык ассемблера х86 (32-битный) и машинный код:
                                   Адр. Машинный код Комментарий
: Команды процессора
      eax,DWORD PTR [ebp-0xc] ; 00 | 8b 45 f4
                                                    рег. ЕАХ := пер. а из пам
mov
bba
      eax,DWORD PTR [ebp-0x8] ; 03 | 03 45 f8
                                                    рег. EAX +:= пер. b из пам
      DWORD PTR [ebp-0xc], eax ; 06 | 89 45 f4
                                                    пер. b в памяти := рег ЕАХ
mov
imul
      ecx, DWORD PTR [ebp-0x8], 0x3 ; 09 | 6b 4d f8 03
                                                    peг. ECX := 3 * пер. b
      DWORD PTR [ebp-0x8].ecx : 0d | 89 4d f8
                                                    пер. b в пам := рег. ЕСХ
mov
mov
      edx,DWORD PTR [ebp-0xc] ; 10 | 8b 55 f4 рег. EDX := пер. а
      edx,DWORD PTR [ebp-0x8] ; 13 | 3b 55 f8 сравн. EDX <=> пер. b
cmp
ile
      1e
                                 ; 16 | 7e 06 if (<=) goto 0x1e
mov
      BYTE PTR [ebp-0x1], 0x1; 18 | c6 45 ff 01 res = true
ami
      22
                                 ; 1c | eb 04 goto 0x22
      BYTE PTR [ebp-0x1],0x0
mov
                                 ; 1e | c6 45 ff 00 res = false
                                 ; 22
```

CISC- и RISC процессоры Основы 20 / 29

```
ldr r2,[sp,#8]
                                                                1 w
                                                                         a4, -24(s0)
                                                                         a5, -28(s0)
                                                                1 w
ldr r3, [sp,#4]
                                                                         a5,a4,a5
                                                                add
add r3,r3,r2
                                                                         a5,-24(s0)
                                                                SW
str r3,[sp,#8]
                                                                lw
                                                                         a4, -28(s0)
ldr r2, [sp, #4]
                                                                         a5,a4
                                                                mν
movs r3,#3
                                                                slli
                                                                         a5,a5,1
mul r3,r2,r3
                                                                         a5,a5,a4
                                                                add
str r3,[sp,#4]
                                                                SW
                                                                         a5, -28(s0)
                                             bool res:
                                int a, b;
                                                                         a4, -24(s0)
                                                                lw
ldr r2, [sp, #8]
                                a = a + b;
                                                                lw
                                                                         a5, -28(s0)
ldr r3,[sp,#4]
                                b = 3 * b:
                                                                ble
                                                                         a4,a5,.L2
cmp r2, r3
                                                                li
                                                                         a5,1
                                if ( a>b ) res = true;
ble |$LN2@main|
                                                                sb
                                                                         a5, -17(s0)
                                else
                                        res = false:
movs r3,#1
                                                                 i
                                                                         .L3
                                                                         zero, -17(s0)
                                                           .L2: sb
strb r3,[sp]
                                                           .L3: lui
                                                                         a5,%hi(r)
b |$LN3@main|
                                                                         a4,-17(s0)
                                                                lbu
|$LN2@main|
                                                                         a4,%lo(r)(a5)
                                                                sb
movs r3,#0
                                                                gon
strb r3,[sp]
                                                                lw
                                                                         s0,28(sp)
|$LN3@main|
                                                                addi
                                                                         sp, sp, 32
movs r3,#0
                                                                jr
                                                                         ra
```

CISC- и RISC процессоры Основы 21 / 29

#### Что отличало данные примеры?

Система команд — соглашение о средствах, предоставляемых машинным языком и о структуре машинного языка



Орлов С.А., Цилькер Б.Я. Организация ЭВМ и систем: Учебник для вузов. 2-е изд. — СПб.: Питер, 2011. — 688 с.

CISC- и RISC процессоры Основы 22 / 29

#### CISC — Complicated Instruction Set Computer

- Много способов адресовать аргументы команд
- Смешанная адресация разные операнды из разных мест
- Команды похожи на операторы языков высокого уровня
- Ассемблер дружественный
- Небольшое количество сильно умных команд
- Реализованы при помощи микропрограмм
- Машинный код экономный в смысле занимаемого места в памяти (многие «популярные» команды занимают 1 байт)

#### Примеры:

IBM/360..z-Architecture, Intel x86 и x86\_64, Intel 8080 и Zilog Z80

CISC- и RISC процессоры Основы 23 / 29

#### RISC — Reduced Instruction Set Computer

- Отдельные команды для обмена данными с памятью
- Команды простые
  - Команды выполняются за фиксированное время (фиксированное количество тактов)
  - Это упрощает конвейеризацию
- Некоторые «долгие» команды выполняются асинхронно
- Ассемблер недружественный
  - Помните про «глупый всеядный» конвейер?
- Машинный код не экономный, все команды занимают одно машинное слово
  - В некоторых режимах половину

#### Примеры:

Cray CDC 6600 (1960-е), и большинство новых семейств, начиная с 1980-х: MIPS, SPARC, ARM, RISC-V

CISC- и RISC процессоры Основы 24 / 29

### CISC vs RISC: недружественный ассемблер — это страшно?

Нет.




Рис. 2.3. Распределение стоимости между компонентами ЭВМ:

 $\Pi\&O\Pi$  — процессор и оперативная память; Вв&Выв — устройство ввода-вывода информации;  $\Pi O$  — программное обеспечение

Архитектура вычислительных систем.: Учеб. пособие. 2-е изд., перераб. и доп. М.: Изд-во МГТУ им. Н.Э. Баумана, 2008. 520 с.

- Сгау CDC 6600 суперкомпьютер середины 1960-х, можно было программировать дорого, т.к. он и сам был очень дорогой
- Большинство 1980-е и позже, программируются уже на языках высокого уровня

CISC- и RISC процессоры 0сновы 25 / 29

#### Конвейеризация в RISC

#### Особенности и трудности

У RISC простой формат машинного кода, простой блок выборки инструкций, простой конвейер. Иногда есть несколько «долгих» команд, которые выполняются асинхронно Некоторые RISC-семейства не отслеживают конфликты и не обрабатывают их!

#### Конвейеризация в RISC

#### Особенности и трудности

У RISC простой формат машинного кода, простой блок выборки инструкций, простой конвейер. Иногда есть несколько «долгих» команд, которые выполняются асинхронно Некоторые RISC-семейства не отслеживают конфликты и не обрабатывают их!

#### Решения

- Переупорядочивание команд конфликтующие команды размещаются «на безопасном расстоянии» друг от друга
- Торможение при помощи вставки «пузырька» (инструкция пор, по operation)

Для некоторых RISC-семейств всё это делает компилятор или программист!

### Конвейеризация в CISC

Процессор полностью сам отвечает за корректное исполнение кода — обнаруживает конфликты и обрабатывает их.

Процессор с конвейером должен (кроме скорости) работать так же, как и без конвейера.

#### Вопросы и упражнения

#### Вопросы

- Назовите и определите основные блоки процессора.
- Что такое вычислительный конвейер?
- Во сколько раз может максимально ускорить выполнение программы конвейер, выполняющий команды в 3 этапа?
- Назовите виды конфликтов конвейера.
- Как RISC-процессоры разрешают конфликты конвейера?
- Как CISC-процессоры разрешают конфликты конвейера?

28 / 29

## Вопросы



EDU.DLUCIV.NAME ☐