

Ingeniería en Electrónica Técnicas Digitales I

Parcial 1-b

Fecha: 30/09/2020

Leg:

Apellido y nombre:

Aclaraciones

Todos los diseños deben estar respaldados por tablas de verdad o diagramas de funcionamiento. Evite ambigüedades. Tampoco agregue circuitería adicional que no sea expresamente lo pedido.

Tiempo asignado al examen y criterio de evaluación


El alumno estará en contacto con los docentes, en forma virtual, durante 3 horas. Luego dispone de tiempo para completar el examen hasta las 12hs del día siguiente.

Los 4 problemas tienen la misma ponderación en la calificación: 2,5 puntos.

Р	а	b	С	+
1				
2			x	
3				
4			х	
Nota:				

Problema 1


Analice el circuito de la figura



- a) Escriba las ecuaciones de transiciones.
- **b)** Confeccione las tablas de transiciones.
- c) Dibuje el diagrama de estados. Proponga un estado de reset e indique que criterio adoptó al elegirlo.

Problema 2

Diseñe a nivel RTL un circuito contador no signado que tiene las siguientes entradas y salidas



El circuito responde a la entrada ${\bf m}$ de manera tal que

- Si **m = '0'** cuenta de 0 a 7.
- Si **m = '1'** cuenta de 0 a 15.


Por otra para la señal **dir** determina el siguiente comportamiento

- Si dir = '0' cuenta en forma ascendente
- Si dir = '1' cuenta en forma descendente.


- a) Confeccione tablas de verdad o tablas reducidas o diagramas explicativos que expliquen la lógica de estados futuros del circuito.
- **b)** Dibuje el circuito a nivel RTL. El circuito debe corresponder al desarrollo del punto **a)**. Solo puede utilizar un comparador de magnitudes.

Problema 3

Diseñe un circuito secuencial cuyas entradas y salidas vienen dadas por la figura



Construya el circuito usando flip-flops disparados por flanco ascendente y con reset asincrónico. El circuito evoluciona siguiendo la secuencia dada por el diagrama temporal




Muy importante: La secuencia se repite cada 8 ciclos de reloj.

- a) Confeccione un diagrama de estados que satisfaga el comportamiento buscado.
- **b)** Construya las tablas de transiciones y salidas.
- c) Obtenga las ecuaciones de transiciones y salidas.

No es necesario que dibuje el circuito resultante.

Problema 4

El siguiente contador Johnson tiene 3 flip-flop cuyos parámetros temporales son



El flip-flop q(0) recibe el clock general de forma directa. Los flip-flops q(1) y q(2) lo reciben con skew.

- a) Para cada camino registro a registro formule las ecuaciones de *Hold Check* y determine el rango que puede adoptar **tskew** para ese caso.
- **b)** Con las anteriores determine el rango de **tskew** válido para todo el circuito.