Geplant ist auch ein grafisches Frontend für die komfortable Steuerung des USB-TPLE sowohl unter Linux als auch unter Windows. Um die Plattformunabhängikeit zu erreichen, wird diese Software mit der QT Bibliothek von Nokia erstellt werden.

### **Entwicklungsstatus**

Das gesamte Projekt befindet sich derzeit noch in einem sehr frühen Entwicklungsstatus.

Bis jetzt fertigestellt ist der Hardwarentwurf sowie die Produktion des ersten Prototypen. Die Enwicklung der CPLD- und Mikrocontroller-Firmware befindet sich noch in der Entwurfsphase und ist daher noch nicht Funktionsfähig.

Der aktuelle Status kann auf der Projektseite eingesehen werden:

sta.informatik.fh-augsburg.de

USB-TPLE
Andreas Müller
Hochschule Augsburg
sta.informatik.fh-augsburg.de
andreas.mueller@hs-augsburg.de



# **USB-TPLE**

Andreas Müller, HS-Augsburg Prof. Dr. Hubert Högl, HS-Augsburg



Ein universelles, rekonfigurierbares und freies USB Gerät, zur Timing-, Protokoll-, Logik- und Eventanalyse von digitalen Signalen

getührt. Programmierschnittstellen der IC's nach aussen zteil. Beim aktuellen Prototypen sind auch alle sowohl über USB als auch über ein externes Net-Aufbau und die möglichkeit der Stromversorgung sind. Im Vordergrund stand auch ein kompakter wurden, welche frei verfügbar und erschwinglich rauf geachtet, dass nur Bauelemente verwendet Beim Hardwaredesign wurde hauptsächlich da-

### Platinendesign

PCB-Designs wurden mit der Software EAGLE von als Open Source verfügbar. Alle Schaltpläne und Das Platinendesign ist wie das gesamte Projekt

nendesigns aufgelistet. Nachfolgend sind alle Eigenschaften des Plati-Cadsoft erstellt.

- Größtenteils SMD Bauweise
- Schichtiges Layout
- (JSB/ext.) Stromversorgung über Jumper einstellbar
- Messpanning wählbar (3.3V/5.0V)

#### Prozessor

Figenschaffen. troller der 8-bit AVR Serie mit den folgenden mel zum Einsatz. Der ATMEGA32U4 ist ein Con-Als CPU kommt ein Mikrocontroller der Firma At-

- 32KB Flashspeicher
- 2.5KB RAM
- Integrierte USB Schniffstelle
- Bootloader (Konfigurierbar u"ber USB)

baustein verbunden. bit breiten, synchronen Datenbus mit dem Logiksächlich in C geschrieben. Er ist über einen 4-Die Software für den Mikrocontroller ist haupt-

### Hardware

# Sonstiges

Cbrd

8K integrierter UFM

240 Logikzellen

den Mikrocontroller

Auch dienen die Bustreiber als Schutz des CPLD. sowohl 3.3V als auch 5V Bausteine zu analysieren. Beispiel die Bustreiber, welche es ermöglichen mus briis etnemelewente sind zum

Konfigurierbar über JTAG oder direkt durch

Einsatz und als Synthesetool wird das kostenlose

warebeschreibungssprache kommt VHDL zum

ternen, schnellen RAM verbunden. Als Hard-

einen 16-bit breiten Datenbus mit einem ex-

Il Serie ist mit 100MHz getaktet und über

Firma Altera verwendet. Der CPLD der MAX

Als Logikbaustein wird ein Low-Cost CPLD der

24 IO Ports für Messungen verfügbar

Quartus II der Herstellerfirma verwendet.

'uəp Events aufgezeichnet und weiterverarbeitet werzum Einsatz. Dadurch können bis zu 512.000 Als Speicher kommen zwei 256K\*16 Bausteine

### Software

Befehle an den Mikrocontroller geschickt. virtuellen COM Port. Dazu werden AT-ähnliche dem beliebigen Terminalprogramm über einen Gesteuert werden kann das System mit je-

diesem Dateiformat umgehen. kann das Open-Source Programm GTK-WAVE mit Terminal genutzt werden kann, zum anderen Vorteil, dass es zum einen problemlos über ein basierende Format für Logiksignale hat den Dieses ASCII Format verwendet. dwng Als Speicherformat wird das Value-Change-

## Ubersicht

Högl an der Hochschule Augsburg enwickelt. Andreas Müller unter Leitung von Prof. Dr. Huber Es wird derzeit im Zuge einer Bachelorarbeit von Logik- und Eventanalyse von digitalen Signalen. bares und freies USB Gerät, zur Timing-, Protokoll-, USB-TPLE steht für ein universelles, rekonfigurier-

wird. dass durch die Messung die Laufzeit beeinflusst eines Prozesses extern gemessen werden, ohne durchzuführen. So kann zum Beispiel die Dauer analysen an Mikrocontrollern oder ähnlichem Hauptaufgabe des Projektes ist es, exakte Timing-

controller der Firma Atmel mit USB Anbindung. baustein (CPLD) der Firma Altera, sowie ein Mikro-Kerstück des Systems ist ein konfigurierbarer Logik-

und kann unter der URL ware, ist im Sinne von Open-Source frei verfügbar Das gesamte Projekt, sowohl Hard- als auch Soft-

### http://sta.informatik.fh-augsburg.de

TRAC ist unter dieser Adresse verfügbar. abgerufen werden. Auch ein SVN Repository mit

### Funktionen

aufgezeichnet werden. das Gerät auf bis zu 0.1 Mikrosekunden genau ausgibt. Der Zeitpunkt des Impulses kann durch Impuls auf einem 10 Port des Mikrocontrollers es ein Assemblerbefehl gesetzt, welcher einen Beispiel zu Beginn und zum Ende eines Prozess-Timinganalyse an Mikrocontrollern. Dazu wird zum Hauptfunktion ist, wie oben beschrieben, die

ancy ein Logikgenerator implementierbar. dungen wie Protokoll- und Logikanalyse sowie der Hardware sind jedoch auch weitere Anwen-Aufgrund der komplett freien Konfigurierbarkeit