

2026 年专用集成电路设计方法 Project

人体反应测试仪设计报告

开发板: PYNQ-Z2 工具: Xilinx Vivado 2025.2 语言: Verilog HDL

目录

一、设计规划

1.1 设计要求

1.2 设计思路

1.3.1 设计平台

1.3.2 开发板和 EDA 工具使用说明

1.3.3 设计流程图

二、设计实现

2.1 系统框图介绍

2.2 各模块设计和验证

2.3 综合与实现

三、FPGA 系统介绍、下载实现和调试

四、设计总结

五、个人体会

附：主要文件说明

一、设计规划

1.1 设计要求

设计一个人体反应测试仪，使用 4 个 8 段 LED 作为显示器件，2 个按键分别表示启动（START）和反应按键，功能要求如下：

- 按下 START 键开始测试，四个 8 段显示器显示「- - - -」，内部计数器开始计数；
- 经过 500 ms 到 5 s 的随机等待后，显示变为「| | | |」，被测者看到后迅速按下反应按键；
- 系统显示从变为「| | | |」到被测者按下反应按键的时间，即反应时间，分辨率为 1 ms；

- (4) 若反应时间小于 100 ms（超前误触）或大于 5000 ms（超时），或反应时间为负值，则判定为 Fail，显示「F A I L」；
- (5) 每次测试结束后显示本次反应时间；再次按 START 键显示最近三次测量的平均值；再次按 START 键重新开始测试；
- (6) 可添加音效、灯光等附加功能。

1.2 设计思路

本设计采用自顶向下（TOP DOWN）的设计流程，将系统划分为以下几个功能模块，各模块独立实现和验证后在顶层集成：

- (1) 时钟分频模块（clk_div）：将 PYNQ-Z2 系统时钟（125 MHz）分频，产生 1 ms 周期的基准 tick 脉冲；
- (2) 按键去抖模块（debounce）：采用稳定计数法消除机械按键抖动，输出干净的电平信号和单周期脉冲；
- (3) 随机数生成模块（lfsr）：基于 16 位 LFSR 生成 500~5000 ms 范围内的伪随机等待时间；
- (4) 计时模块（timer）：以 1 ms 为分辨率对反应时间进行精确计时，支持超时检测；
- (5) 主状态机（fsm）：六状态 FSM 控制整个系统流程（IDLE / WAIT / REACT / SHOW / AVG / FAIL）；
- (6) 历史结果计算模块（result_calc）：维护最近三次有效反应时间，动态计算平均值；
- (7) 七段数码管驱动模块（seg7_driver）：通过动态扫描驱动四位共阳极七段数码管，支持数字、符号等多种显示模式。

各模块依次完成仿真验证后，经顶层集成进行端到端仿真，最终在 Vivado 中完成综合、静态时序分析和物理实现，生成比特流后下载至 PYNQ-Z2 开发板进行上板调试。

1.3.1 设计平台

项目	说明
EDA 工具	Xilinx Vivado 2024.x（内置 XSIM 仿真器，无需额外 License）
目标器件	xc7z020clg400-1（Zynq-7020，PYNQ-Z2 板载 FPGA）
设计语言	Verilog HDL，采用可综合子集编写所有设计文件
仿真工具	Vivado 内置 XSIM，行为级仿真验证 RTL 功能正确性
显示器件	四位共阳极七段数码管，经 PMODA/PMODB 接口外接 PYNQ-Z2

表 1

1.3.2 开发板和 EDA 工具使用说明

目标开发板为 PYNQ-Z2，搭载 Xilinx Zynq-7020 SoC，板载 125 MHz 系统时钟，具备 BTN0/BTN1 两个物理按键（对应 START 键和反应键）、四个板载 LED（辅助调试），以及 PMODA/PMODB 两组 PMOD 接口（用于连接外置数码管）。

开发流程使用 Vivado 2025.2，主要步骤为：新建工程 → 添加 RTL 源文件 → 编写约束文件（XDC）→ 运行 Behavioral Simulation → Synthesis → Implementation → Generate Bitstream → Hardware Manager 下载调试。

XSIM 作为内置仿真器直接集成于 Vivado，所有模块均在此环境下完成功能仿真。




图 1 Vivado 工程界面




图 2 FPGA 开发板

1.3.3 设计流程图

系统整体采用 TOP DOWN 设计流程（图 3）。




图 3 设计流程图

二、设计实现

2.1 系统框图介绍

系统由七个功能模块构成，顶层模块（top.v）负责连接所有子模块。信号流向如下：物理时钟信号经 clk_div 分频产生全局 1 ms 基准 tick；两路物理按键信号分别经 debounce 模块同步去抖后输出干净脉冲；lfsr 模块随机生成本次等待时长，timer 模块完成反应时间计时；fsm 为核心控制模块，基于以上各模块的输出信号决定状态跳转，并向 result_calc 和 seg7_driver 发出指令；seg7_driver 最终将显示内容转换为四路共阳极数码管的段码和位选信号。（图 4）

2.2 各模块设计和验证（仿真激励和结果波形说明）

2.2.1 时钟分频模块（clk_div）

功能描述

将输入时钟（目标板 PYNQ-Z2 上为 125 MHz）通过计数器分频，产生 1 ms 周期的单周期高脉冲（tick），作为整个系统的基准时间单元。模块采用参数化设计，分频系数 DIVIDER 可在例化时指定：仿真中设为 10 以加速，综合时设为 125000 以匹配真实时钟。

设计思路

用一个计数器从 0 数到 DIVIDER-1，每当计数溢出归零时输出一个单周期高脉冲。计数器位宽根据 DIVIDER 自动确定。

Testbench 与仿真结果

仿真激励文件 tb_clk_div.v 采用 1ns/1ps 时间精度，产生 10 ns 周期测试时钟，先施加 25 ns 低电平复位，释放后持续运行 600 ns。通过 Vivado XSIM 波形窗口验证（图 5）：cnt 信号从 0 递增至 9 后归零，tick 信号在每次归零时输出恰好一个时钟周期宽度的高脉冲，\$display 语句同步打印每次 tick 出现的仿真时间戳，时序完全符合预期。




图 4 Vivado schematic window




图 5 clk_div waveform

2.2.2 按键去抖模块（debounce）

功能描述

消除机械按键在物理层面产生的信号抖动。输出两路信号：btn_out（去抖后的稳定电平）和 btn_pulse（按下瞬间的单周期高脉冲，用于驱动主状态机的状态跳转）。

设计思路：稳定计数法

以 clk_div 产生的 1 ms tick 为采样节拍，对原始按键输入先经过两级同步寄存器消除亚稳态，再通过计数器检测连续稳定电平：只有持续超过 STABLE_COUNT 个 tick（实际设定 20 ms，测试阶段设定 4 ms）的电平变化才被确认为有效输入；任何短于此窗口的跳变视为抖动并直接忽略。

Testbench 与仿真结果

仿真激励设计了三个测试场景：

- （1）含抖动的正常按下：应仅产生一次 btn_pulse；
- （2）短于阈值的短脉冲干扰：不应产生任何输出变化；
- （3）正常释放：btn_out 归零，不产生脉冲。

三个验证点全部通过，模块行为与设计预期完全一致。




图 6 debounce waveform

2.2.3 LFSR 随机数生成模块与计时模块 (lfsr + timer)

LFSR 模块功能描述

采用 16 位最大长度线性反馈移位寄存器 (LFSR)，反馈多项式为

$$x^{16} + x^{14} + x^{13} + x^{11} + 1$$

序列长度 65535，每个 1 ms tick 推进一次移位。状态机发出 sample 信号时锁存当前值，经位截断映射至 500~4595 ms 范围作为本次随机等待时长。

LFSR 随机数映射设计决策

初始方案采用取模运算 (lfsr_reg%4501) 以精确覆盖 500~5000 ms 全范围。但综合时序分析表明，非 2 幂次取模展开为复杂加法比较链，导致时序违例 (图 7) (WNS = - 0.707 ns)。最终采用位截断替代，取 LFSR 低 12 位 (范围 0~4095)，加偏移后映射至 500~4595 ms，满足题目要求，综合后等价于纯连线，零延迟开销。

计时模块 (timer) 功能描述


以 13 位计数器实现 1 ms 分辨率、最大 5000 ms 的反应时间计时。支持 start 使能控制和 clear 同步清零，计数达到 5000 时自动置高 timeout 信号并停止递增，通知状态机超时。

```
227 Slack (VIOLATED) :      -0.707ns (required time - arrival time)
228   Source:              u_lfsr/lfsr_reg_reg[5]/C
229                        (rising edge-triggered cell FDPE clocked by sys_clk
230   Destination:          u_lfsr/wait_val_reg[10]/D
231                        (rising edge-triggered cell FDPE clocked by sys_clk
```


图 7 implementation timing summary report

联合仿真结果


通过\$display 验证了随机值范围合法性、伪随机序列不重复性、计时精度及超时检测的正确性，全部测试点通过。(图 8~9)



(a)



(b)



(c)

图 8 lfsr + timer waveform

```

=== 1/ LFSR Randomness Verification ===
sample[0]: wait_val = 4374 ms (valid: YES)
sample[1]: wait_val = 4491 ms (valid: YES)
sample[2]: wait_val = 2360 ms (valid: YES)
sample[3]: wait_val = 4754 ms (valid: YES)
sample[4]: wait_val = 2488 ms (valid: YES)
=== 2/ Timer Time Verification ===
after clear: count = 0 (should be 0)
after 10 ticks: count = 10 (should be 10)
after 3 more ticks (start=0): count = 10 (should still be 10)
after second clear: count = 0 (should be 0)
=== 3/ Timer Timeout Verification ===
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_lfsr_timer_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:05 ; elapsed = 00:00:09 . Memory (MB): peak = 3390.676 ; gain = 0.000

```

图 9 lfsr + timer Tcl Console

2.2.4 主状态机 (fsm + result_calc)

FSM 状态定义

状态编码	状态名	数码管显示	语义
3'd0	IDLE	----	上电或测试结束，等待 START
3'd1	WAIT	----	随机倒计时，等待触发时刻
3'd2	REACT		显示提示，计时中
3'd3	SHOW	反应时间 ms	显示本次结果
3'd4	AVG	平均值 ms	显示三次均值
3'd5	FAIL	FAIL	非法结果提示

表 2

FSM 实现方式

- (1) 状态寄存器（时序逻辑）；
- (2) 次态逻辑（组合逻辑）；
- (3) 输出逻辑（组合逻辑）。

WAIT 状态内置 13 位倒计时计数器，以 LFSR 采样值为初值，每 tick 递减，归零时触发 REACT；REACT 状态启动计时器并监测反应按键和超时信号；FAIL 状态覆盖三种非法情况：WAIT 期间提前按键、反应时间低于 100 ms、计时超过 5000 ms。

result_calc 模块

维护最近三次有效反应时间，通过位移存储（新值进 hist[0]，旧值依次后移）。平均值计算根据有效历史数量动态选择分母（count = 1 时直接输出，count = 2 时右移一位近似/2，count ≥ 3 时用移位近似/3），避免空槽零值干扰前两次显示。为修正非阻塞赋值时序问题，将三次求和与平均值计算分拍处理，确保结果寄存器读到的是已稳定的新 sum。

关键调试问题与解决

1) Testbench 竞争条件：初版 testbench 在 posedge clk 产生激励，与 FSM 采样时钟沿相同，导致 race condition，部分信号短暂停留在旧状态。修改方案：将 testbench 中所有激励改为在 negedge clk 产生，保证输入在 DUT 采样前半个时钟周期已稳定。

2) AVG 值首次为 0：原始实现中 sum3 与 avg_val 在同一时钟沿更新，avg_val 实际使用了上一拍的旧 sum3。解决方案：增加一级寄存器流水，先存新 sum3，下一拍再计算 avg_val。

Testbench 与仿真结果（图 10~11）

覆盖路径：

路径 A: IDLE → WAIT → REACT → SHOW → AVG → IDLE（正常流程）

路径 B: WAIT 期间提前按键 → FAIL → IDLE

路径 C: REACT 超时 → SHOW(Fail) → AVG → IDLE

```

_ _ _ _ _
=== 1/ Normal process ===
[IDLE] disp_mode=0
[WAIT] disp_mode=0 (expect 0=----)
[REACT] disp_mode=1 (expect 1=|)|)|)
[195000 ns] result_valid! val=250 ms
[SHOW] disp_mode=2 disp_val=250 (expect 2, 250)
[AVG] disp_mode=2
[IDLE] disp_mode=0 (expect 0)

==== 2/ Press the key in advance during WAIT ====
[WAIT]
[FAIL] disp_mode=3 (expect 3=Fail)
[IDLE] disp_mode=0

==== 3/ REACT Timeout ====
[REACT]
[SHOW] (Fail): disp_mode=3 (expect 3=Fail)
[IDLE]
All FSM paths verified.
$finish called at time : 640 ns : File "E:/FDUdata/ASCI/reaction_timer/reaction_timer.srscs/sim_1
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_fsm_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for all
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:06 . Memory (MB): peak = 1720.797
```

图 10 fsm Tcl Console




图 11 fsm waveform

顶层集成

顶层模块（top.v）将七个子模块按信号流向完整例化连接，avg_val 反馈路径将 result_calc 的均值输出接入 FSM，FSM 中 avg_val 作为额外输入端口，在进入 AVG 状态时用于更新显示值。

顶层仿真问题与解决

初次仿真仅运行 1000 ns 即截断，原因：

- （1）Vivado XSIM 默认仿真时长 1000 ns；
- （2）DIVIDER = 125000 导致一个 tick 需 1.25 ms 仿真时间；
- （3）按键脉冲宽度 50 ns 远短于去抖窗口。

解决方案：将顶层子模块参数提升为可覆盖的顶层 parameter，testbench 例化时覆盖 CLK_DIVIDER = 10、DEBOUNCE_COUNT = 4；按键脉冲宽度改为至少 60 个时钟周期；Vivado Simulation Settings 中将 Runtime 改为 all。

```

=== Top-level integration simulation begins ===
After pressing START: disp_mode expected 0(----)
Wait for the countdown to end, then enter REACTs
SHOW: seg=0001000 an=1011
AVG: seg=1111110 an=1110
Return to IDLE: seg=1111110 an=1011
Top-level integration simulation completed!
$finish called at time : 84125 ns : File "E:/FDUdata/ASCI/reaction_timer/reaction_timer.srscs/sim_
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_top_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for all
launch_simulation: Time (s): cpu = 00:00:06 ; elapsed = 00:00:16 . Memory (MB): peak = 1714.805 ;

```

图 12 top Tcl Console




图 13 top waveform

2.3 综合与实现

2.3.1 综合条件设定和结果分析

综合目标器件：xc7z020clg400-1，时钟约束：125 MHz（周期 8 ns），设计语言：Verilog HDL 可综合子集。综合经过两轮时序优化以及上板后再优化完成，最终资源占用如图 14。

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs*	234	0	0	53200	0.44
LUT as Logic	234	0	0	53200	0.44
LUT as Memory	0	0	0	17400	0.00
Slice Registers	204	0	0	106400	0.19
Register as Flip Flop	204	0	0	106400	0.19
Register as Latch	0	0	0	106400	0.00
F7 Muxes	2	0	0	26600	<0.01
F8 Muxes	1	0	0	13300	<0.01
Unique Control Sets	10		0	13300	0.08

图 14 final slice logic

综合时序优化过程

第一轮优化（BCD 转换逻辑重构）：

初始实现中 seg7_driver.v 的 BCD 分解直接使用 Verilog 除法和取模运算符，综合后产生 7 级以上深度的组合逻辑，WNS = - 3.287 ns，33 个端点违例。改用 Double Dabble 算法后，LUT 从 496 降至 298，违例端点从 33 降至 17，WNS 改善至 - 0.707 ns；同时 result_calc.v 中的 /3 改为移位近似：

$$(sum \gg 2) + (sum \gg 4) + (sum \gg 6)$$

消除了相关违例路径。

第二轮优化（LFSR 映射重构）：

最差路径定位至 lfsr.v 内部的 % 4501 取模运算（图 16）。改用位截断（取 lfsr_reg 低 12 位加偏移）后，剩余 17 个违例端点全部清零，WNS 从 -0.707 ns 转正至 +0.607 ns，TNS 归零，时序完全收敛（图 17）。

1. Slice Logic

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs*	496	0	0	53200	0.93
LUT as Logic	496	0	0	53200	0.93
LUT as Memory	0	0	0	17400	0.00
Slice Registers	186	0	0	106400	0.17
Register as Flip Flop	186	0	0	106400	0.17
Register as Latch	0	0	0	106400	0.00
F7 Muxes	0	0	0	26600	0.00
F8 Muxes	0	0	0	13300	0.00
Unique Control Sets	8		0	13300	0.06

(a)

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs*	298	0	0	53200	0.56
LUT as Logic	298	0	0	53200	0.56
LUT as Memory	0	0	0	17400	0.00
Slice Registers	186	0	0	106400	0.17
Register as Flip Flop	186	0	0	106400	0.17
Register as Latch	0	0	0	106400	0.00
F7 Muxes	2	0	0	26600	<0.01
F8 Muxes	0	0	0	13300	0.00
Unique Control Sets	8		0	13300	0.06

(b)

图 15 第一轮优化 slice logic 对比

```

225 Max Delay Paths
226 -----
227 Slack (VIOLATED) :      -0.707ns (required time - arrival time)
228   Source:              u_lfsr/lfsr_reg_reg[5]/C
229                        (rising edge-triggered cell FDPE clocked by sys_clk
230   Destination:          u_lfsr/wait_val_reg[10]/D
231                        (rising edge-triggered cell FDPE clocked by sys_clk

```

(a)

```

225 Max Delay Paths
226 -----
227 Slack (MET) :           0.607ns (required time - arrival time)
228   Source:              u_fsm/disp_val_reg[9]/C
229                        (rising edge-triggered cell FDCE clocked by sys_clk (rise@0.000ns fall@4.000ns period=8.000ns))
230   Destination:          u_seg7/seg_reg[2]/D
231                        (rising edge-triggered cell FDPE clocked by sys_clk (rise@0.000ns fall@4.000ns period=8.000ns))
232   Path Group:           sys_clk
233   Path Type:            Setup (Max at Slow Process Corner)
234   Requirement:          8.000ns (sys_clk rise@8.000ns - sys_clk rise@0.000ns)
235   Data Path Delay:      7.375ns (logic 1.690ns (22.914%) route 5.685ns (77.086%))
236   Logic Levels:         7 (LUT5=2 LUT6=5)

```

(b)

图 16 两轮优化后的 max delay paths 对比

139	Design Timing Summary
140	-----
141	-----
142	
143	WNS (ns) TNS (ns) TNS Failing Endpoints TNS Total Endpoints
144	-----
145	0.607 0.000 0 342

图 17 两轮优化后时序收敛

2.3.2 静态时序结果分析

最终静态时序分析结果（图 17）：WNS = + 0.607 ns，TNS = 0 ns，时序完全收敛。最差路径为从 u_fsm/disp_val_reg[9]到 u_seg7/seg_reg[2]的布线延迟主导路径，数据路径延迟 7.375 ns，其中布线延迟占 77%，逻辑延迟仅占 23%，说明逻辑层面已无优化空间，当前瓶颈为布局布线的物理距离，slack = + 0.607 ns，时序满足要求（图 16.b）。比特流成功生成。

两轮优化的共同规律：在 FPGA 设计中，对非 2 幂次进行除法或取模是最常见的时序违例根源，在工程实践中应优先使用位操作、移位近似或流水线寄存器替代。

三、FPGA 系统介绍、下载实现和调试、测试游戏过程

硬件连接

本实验使用 PYNQ-Z2 开发板外接四位七段共阳极数码管。

PMODA（Y18/Y19/Y16/Y17/U18/U19/W18/W19）依次分配给 seg[0]~seg[6]和 dp；
PMODB（W14/Y14/T11/T10）依次分配给 an[0]~an[3]。

约束文件注意事项：确认 PMOD 接口中 pin 5、pin 11 为 GND，pin 6、pin 12 为 VCC，不可误接为段选/位选；确保未复用板载 LED 的 FPGA pin（如 N16、M14）。

PMODA 物理pin	PYNQ-Z2 FPGA pin	Verilog 信号	数码管引脚	数码管功能	Verilog 段码约定: seg[0] = A seg[1] = B seg[2] = C seg[3] = D seg[4] = E seg[5] = F seg[6] = G dp = DP	PMODB 物理pin	PYNQ-Z2 FPGA pin	Verilog 信号	数码管引脚	数码管功能	Verilog 位选约定: an[0] = 个位 DIG4 an[1] = 十位 DIG3 an[2] = 百位 DIG2 an[3] = 千位 DIG1
1	Y18	seg[0]	11	A		1	W14	an[0]	6	DIG4, 个位	
2	Y19	seg[1]	7	B		2	Y14	an[1]	8	DIG3, 十位	
3	Y16	seg[2]	4	C		3	T11	an[2]	9	DIG2, 百位	
4	Y17	seg[3]	2	D		4	T10	an[3]	12	DIG1, 千位	
5	GND	不接	—	GND		5	GND	不接	—	GND	
6	VCC 3.3V	不接	—	VCC		6	VCC 3.3V	不接	—	VCC	
7	U18	seg[4]	1	E		7	V16	备用	—	不接	
8	U19	seg[5]	10	F		8	W16	备用	—	不接	
9	W18	seg[6]	5	G		9	V12	备用	—	不接	
10	W19	dp	3	DP 小数点		10	W13	备用	—	不接	
11	GND	不接	—	GND		11	GND	不接	—	GND	
12	VCC 3.3V	不接	—	VCC		12	VCC 3.3V	不接	—	VCC	

表 3




图 18 开发板 PMOD 区域

下载实现

在 Vivado Hardware Manager 中连接 PYNQ-Z2，通过 Program Device 将生成的比特流文件烧录至 FPGA。上电后：SW0 拨至高电平释放低有效复位（ $\text{rst_n} = 1$ ），系统进入 IDLE 状态，数码管显示「- - - -」，等待 BTN0 按下启动测试。

上板调试过程

调试按分层策略进行：首先确认系统是否正常运行（通过板载 LED 观察 rst_n 、时钟、FSM 状态机响应），再用独立数码管测试程序（`seg_digit_test_top.v`）验证 PMOD 接线和 XDC 约束，最后回到项目显示驱动模块排查共阳极逻辑。

主要排查的问题：

- （1）数码管不亮：复位未释放（SW0 方向问题）。
- （2）「- - - -」和「| | | |」正常但数字/FAIL 显示乱码。

位选逻辑错误，原写法为低有效：

$$an \leq \sim(4'b0001 \ll scan_cnt)$$

应改为高有效：

$$an \leq (4'b0001 \ll scan_cnt)$$

(3) 顶层写法:

$assign\ seg = \sim seg$


形成组合反馈环路，修正为通过内部中间信号

$seg_internal/an_internal$

正确输出。




(a) - - - -



(b) | | | |



(c) 0594



(d) FAIL（拍摄刷新频率导致未截取完整 FAIL 字样）

图 19 四种状态显示

测试游戏过程与实验数据

完成调试后进行多轮连续测试，记录数据见表 4。

次数	1	2	3	4	5	6	注：设计在 FAIL 情况下 显示 FAIL 后 再按 BTN0 直接进入 ---- 状态， 认为本轮无效， 不显示平均值， 直到下次有效轮 之前不计入 近三次平均值计算
当次反应时间 (ms)	1158	612	594	1020	FAIL	592	
近三次平均时间 (实验) (ms)	1158	884	788	742	-	734	
近三次平均时间 (理论) (ms)	1158	885	788	742	-	735	

表 4 测试数据记录（含 FAIL 情况）

实验值与理论值的 1 ms 左右偏差主要来自移位近似除法的截断误差，在 1 ms 分辨率的计时系统中属于可接受范围。FAIL 情况下系统正确不计入平均值，功能符合设计规格。

四、设计总结

本项目完整实现了一个基于 FPGA 的人体反应测试仪，覆盖了从 RTL 设计、功能仿真、综合、时序分析到物理实现和上板调试的完整 ASIC/FPGA 设计流程。

系统能够通过 BTN0 启动测试，通过随机等待后显示反应提示，使用 BTN1 记录反应时间，并在数码管上显示本次反应时间、FAIL 状态和最近三次有效测试的平均值。系统计时分辨率达到 1 ms，能够识别提前按键、低于 100 ms 的异常反应以及超过 5000 ms 的超时情况，FAIL 结果不会计入平均值计算。同时 BTN0/1 配合板载 LED 灯闪烁便于交互观察。

模块化设计与验证

通过将系统划分为七个功能模块，各模块独立仿真验证后集成，有效降低了调试复杂度。各模块的 Testbench 覆盖了正常路径和边界/异常情况，为后续集成提供了可信的功能基础。

时序分析与优化

综合阶段经过两轮针对性优化，WNS 从 -3.287 ns 提升至 $+0.607\text{ ns}$ 。第一轮消除了 BCD 转换和均值计算中的除法组合逻辑；第二轮消除了 LFSR 映射中的非 2 幂次取模。总结出核心原则是，在 FPGA 设计中，能用位操作替代的不用算术运算，必要时使用移位近似或插入流水线寄存器打断关键路径。

上板调试方法

上板调试采取分层定位策略：先确认基础功能（时钟/复位/按键/LED），再用专项测试工程（seg_digit_test）验证硬件连接，最后回到目标工程排查显示逻辑。这种方法有效避免了盲目猜测，显著提升了调试效率。

主要技术挑战

- （1）时序收敛问题，初始设计中 BCD 转换、平均值计算和 LFSR 随机数映射使用了除法或非 2 幂次取模，综合后形成较长组合路径，导致 WNS 为负。通过 Double Dabble 算法、LFSR 位截断映射、移位近似除法和流水寄存处理，最终使 WNS 转正。
- （2）外接共阳极数码管的上板调试问题，实际硬件中段选为低有效、位选为高有效，必须保证 Verilog 段码、XDC 约束和物理接线三者一致。
- （3）平均值计算的时序问题，原实现中 sum3 与 avg_val 同拍更新，导致 avg_val 读取旧值，后通过分拍寄存修正。

后续优化方向

本设计仍有可以改进的空间。为了保证时序收敛，最终 LFSR 等待时间采用低 12 位截断加偏移的映射方式，范围为 $500\sim 4595\text{ ms}$ ，虽然满足题目中 500 ms 到 5 s 的等待要求，但没有完全覆盖到 5000 ms 上限；平均值计算采用移位近似除法，存在约 1 ms 的截断误差。若后续继续优化，可以尝试采用更精确的定点常数乘法或多周期计算方式，在保持 WNS 为正的同时进一步提高数值计算精度。

五、个人体会

通过本次项目，我对 FPGA 设计流程有了更完整的认识。以前更关注单个 Verilog 模块能否写对，而这次项目从需求分析、模块划分、RTL 编写、testbench 验证、综合实现、时序分析到上板调试都完整经历了一遍，体会到一个系统真正能在开发板上稳定运行，需要同时满足功能正确、时序收敛和硬件连接正确三个条件。

本项目中印象最深的是仿真、综合和上板之间的差异。仿真阶段主要检查逻辑功能，例如 FSM 状态跳转、按键去抖和计时行为；但综合实现阶段会暴露除法、取模等写法带来的组合路径问题；上板后又会遇到仿真中不存在的数码管极性、PMOD 引脚顺序、复位开关方向等问题。因此，FPGA 设计需要正确代码结合 timing report 和实际硬件现象反复验证。

附 1: AI 工具的使用说明

本项目开发过程中使用了 ChatGPT 和 Claude 作为辅助工具。

在设计初期，Claude 参与辅助梳理讲解任务内容和模块的功能划分，以及部分代码结构框架建议。实际工程中的代码均结合项目需求，Vivado 仿真结果，综合时序报告进行了手动修改。包括 clk_div 和 debounce 的参数需要根据仿真与上板分别设置；FSM 的状态跳转需要结合题目中 START、REACT、FAIL 和 AVG 的具体流程进行调整等。

在仿真和调试阶段，ChatGPT 通过阅读错误信息和日志，辅助定位了多个关键问题。FSM testbench 初始版本在 posedge clk 改变 start_pulse、react_pulse 和 tick，而 DUT 也在 posedge clk 采样，导致仿真中出现 race condition。根据分析，最终采取将 testbench 激励改在 negedge clk 产生，使输入信号在 DUT 采样前稳定，仿真结果恢复正常。而抛弃了 Claude 提供的直接延长等待时间确保信号稳定的建议，原因是延长等待时间不能解决同拍采样的问题且完全将问题复杂化。

上板调试时，ChatGPT 提供了开发板信息介绍，后经过官方渠道查询确认了 PYNQ-Z2 PMODA/PMODB 与共阳极数码管的引脚连接、段选低有效和位选高有效关系。并采取编写独立的 seg_digit_test_top 测试工程确认硬件接线的建议，而非首先尝试修改项目内 calc 等文件。后者由 Claude 提供，但牵涉因素太多会导致复杂度和报错概率直线上升。

在综合与时序优化阶段，二者同样通过阅读错误信息和报告，辅助分析了 WNS 为负的原因，指出原代码实现中对非 2 幂次常数进行除法、取模容易综合成长组合路径。根据该思路，阅读了 FPGA 除法处理的相关资料，选择项目中将 seg7_driver 的直接除法 BCD 分解改为 Double Dabble 算法，将 LFSR 中的%4501 映射改为低 12 位截断加偏移方式，并将 result_calc 中三次求和与平均值计算分拍处理。这些修改经过反复 Vivado 综合、Implementation 和 timing report 验证，最终使 WNS 转正。

此外所有建议代码均需要根据 PYNQ-Z2 的实际时钟频率和上板运行情况、XDC 端口命名、共阳极数码管情况、Vivado 2025.2 的综合结果以及实际运行现象进行修改。AI 无法生成大规模成品代码，出错概率较高，优先选择让 AI 提供思路和框架以及资料寻找方向，再配合相关资料阅读。此外还利用 AI 快速规范代码格式，及时补上增强可读性的注释。所有最终提交的文件均经过本人阅读、理解、仿真、综合和上板验证。报告中的设计思路、模块划分、调试过程和设计取舍也均基于实际实验

结果整理。

附 2:主要文件说明

文件名	说明
clk_div.v	时钟分频模块，产生 1 ms 基准 tick 脉冲
tb_clk_div.v	clk_div 仿真激励文件
debounce.v	按键去抖模块，稳定计数法实现
tb_debounce.v	debounce 仿真激励文件
lfsr.v	16 位 LFSR 随机数生成模块
timer.v	反应时间计时模块
tb_lfsr_timer.v	LFSR + timer 联合仿真激励文件
fsm.v	主状态机（六状态，三段式写法）
result_calc.v	历史结果统计与平均值计算模块
tb_fsm.v	FSM 仿真激励文件（覆盖三条路径）
seg7_driver.v	七段数码管动态扫描驱动模块
top.v	顶层集成模块
tb_top.v	顶层端到端仿真激励文件
pynq_z2.xdc	PYNQ - Z2 引脚约束文件
seg_digit_test_top.v	数码管独立测试工程（上板调试辅助）

表 5 主要文件说明

演示视频地址：

[reaction-test-fpga/display.mp4 at main · dmanyer/reaction-test-fpga](#)