Diseño Automático de Sistemas Fiables Memoria de práctica

ÍNDICE

| Introducción | 3 |
|--|----|
| Práctica 1. Debouncer | 4 |
| Sincronizador | 4 |
| Debouncer | 5 |
| Top_practica1 | 13 |
| Constraints | 15 |
| Comentarios/Observaciones | 16 |
| Práctica 2. Micrófono DDR | 17 |
| Generador de reloj síncrono | 17 |
| Registro de desplazamiento con carga en paralelo | 19 |
| MEMS | 20 |
| Constraints | 21 |
| Comentarios/Observaciones | 21 |
| Práctica 3. Verificación VHDL | 22 |
| Testbench (tb_top1_csv) | 22 |
| Comentarios | 24 |
| Práctica 4. Softcore | 25 |
| Comentarios | 26 |
| Práctica 5. Filtro Digital | 26 |
| Comentarios | 30 |

Introducción

Memoria para exponer los resultados y explicaciones de las prácticas de diseño automáticos de sistemas fiables. Aclarar que parte del código de estas prácticas ha sido hecho en la versión 2019.2.1 y otra parte en la version 2021.2.

El código se encuentra en el repositorio:

https://github.com/dmartinezc4/Dis_automatico_sistemas

Práctica 1. Debouncer

Como bien dice la práctica vamos a tener tres ficheros: el sincronizador, el debouncer y el fichero que los une a los dos llamado top_practica1. Aparte de esto tenemos las constraints que hay que cambiar para que en caso de ser puesto en la placa este funcione.

Sincronizador

Este es el código del sincronizador hecho por el profesor

```
-- 1 bit synchronizer based of n flip-flops for clock-domain crossings.
-- drive constant 'data in' to use as a reset synchronizer
-- Original author: Colm Ryan
-- Copyright (c) 2016 Raytheon BBN Technologies
-- Modified by pablo Sarabia to add reset in negate form
library ieee;
use ieee.std logic 1164.all;
entity synchronizer is
  generic (
   RESET VALUE
                 : std logic := '0'; -- reset value of all flip-flops in the chain
   NUM_FLIP_FLOPS : natural := 2 -- number of flip-flops in the synchronizer chain
  port(
           : in std logic; -- asynchronous, high-active
           : in std logic; -- destination clock
   data_in : in std logic;
   data out : out std logic
 );
end synchronizer;
architecture arch of synchronizer is
  --synchronizer chain of flip-flops
  signal sync chain : std logic vector(NUM_FLIP_FLOPS-1 downto 0) := (others => RESET_VALUE);
  -- Xilinx XST: disable shift-register LUT (SRL) extraction
  attribute shreg_extract : string;
  attribute shreg_extract of sync_chain : signal is "no";
  -- Vivado: set ASYNC REG to specify registers receive asynchronous data
  -- also acts as DONT TOUCH
  attribute ASYNC REG : string;
  attribute ASYNC REG of sync chain : signal is "TRUE";
begin
 main : process(clk, rst)
 begin
   if rst = '0' then
     sync_chain <= (others => RESET_VALUE);
   elsif rising edge(clk) then
     sync chain <= sync chain(sync chain'high-1 downto 0) & data in;
    end if:
  end process;
  data out <= sync chain(sync chain'high);
end architecture:
```

Debouncer

Debido al código ser muy grande primero vemos como se instancia la source del debouncer y las signals y constantes necesarias.

DISEÑO AUTOMÁTICO DE SISTEMAS FIABI ES

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
use IEEE.MATH REAL.ALL;
entity debouncer is
   generic(
       g_timeout
                                                 -- Time in ms
                         : integer := 5;
       g_clock_freq_KHZ : integer := 100_000 -- Frequency in KHz of the system
   );
   port (
                 : in
                          std logic; -- asynchronous reset, low -active
       rst n
                          std logic; -- system clk
       clk
                  : in
                 : in std logic; -- enable must be on 1 to work (kind of synchronous reset)
       sig in : in std logic; -- signal to debounce
       debounced : out std logic -- 1 pulse flag output when the timeout has occurred
    );
end debouncer;
architecture Behavioural of debouncer is
    -- Calculate the number of cycles of the counter (debounce time * freq), result in cycles
   constant c_cycles : integer := integer(g_timeout * g_clock_freq_KHZ);
    -- Calculate the length of the counter so the count fits
   constant c counter width : integer := integer(ceil(log2(real(c cycles))));
    type state type is (idle,btn prs,valid,btn unprs); --estados
    signal current_state, next_state: state_type; -- registros de estados
    signal counter: unsigned(c_counter_width-1 downto 0); -- contador
    signal time elapsed: std logic; -- ha pasado el tiempo
```

Nada mas terminar tenemos los dos primeros process el del contador y el de cambiar de estado respectivamente.

```
begin
    --Timer
    process (clk, rst_n)
    begin
    -- Completar el timer que genera la señal de time elapsed para trancionar en las maquinas de estados
    if(rst_n='0') then
        time elapsed<='0';
        counter<=(others=>'0');
    elsif(rising edge(clk))then
            if(counter < to_unsigned(c_cycles,counter'length))then</pre>
                counter<=counter+1;
                time elapsed<='0';
            else
                time elapsed<='1';
                counter<=(others=>'0');
            end if;
    end if;
    end process;
    --FSM Register of next state
    process (clk, rst_n)
    begin
    if(rst_n ='0') then
        current_state<=idle;
    elsif(rising_edge(clk)) then
            current_state<=next_state;
    end if;
    end process;
```

Tras esto implementaremos la siguiente máquina de Moore propuesta en un process




Figura 1. Posible implementación mediante una máquina de Moore.

La lista de sensibilidad del process será: el current state (porque es lo necesario para todos los process de fsm tras hacer los de clk); y luego sig_in, rst_n y ena porque, como se ve en el diagrama, si una de estas se activa puede cambiar el flujo de trabajo.

Al ser hecho con case en vez de if, necesitamos un when others, que en este caso hace que la señal de debounced sea 0 y hace que el siguiente estado al que saltar sea el de idle.

```
89
          process (current state, sig in, rst n, ena) -- sensitivity list)
 90
          begin
 91
              case current state is
                  when idle => --idle
 92
 93
                           debounced<='0';
 94
                           if(sig in='l') then
 95
                               next state<=btn prs;
 96
                           elsif(rst n='0') then
 97
                               next state<=idle;
98
                           end if;
99
                  when btn prs => --btn prs
100
                       debounced<='0';
101
102
                       if(ena='0') then
103
                           next state<=idle;
L04
L05
                       elsif(time_elapsed<='0') then
106
                           next state<=btn prs;
107
108
                       elsif(time_elapsed<='l' and sig_in<='0')then
109
                           next state<=idle;
                       elsif(time elapsed<='l' and sig_in<='l') then
110
111
                           next_state<=valid;
112
                       end if:
113
                   when valid => --valid
114
                       debounced<='1';
115
                       if (ena<='0') then
116
                           next_state<=idle;
117
                       elsif(sig in<='0')then
118
                           next state<=btn unprs;
119
                       end if:
L20
                   when btn unprs => --btn unprs
121
                       debounced<='0';
122
                       if (time_elapsed<='0') then
123
L24
                           next state<=btn unprs;
125
                       elsif(ena='0' or time elapsed<='0') then
126
                           next state<=idle;
L27
                       end if:
L28
                   when others=>
129
                       next_state<=idle;debounced<='0';
130
              end case:
131
          end process;
132 : end Behavioural;
```


DISEÑO AUTOMÁTICO DE SISTEMAS FIABLES

| Respecto a los testbench, debido a como lo hemos hecho nunca pasa a idle tras btn_unprs. |
|--|
| Además como el clk depende del reloj que es muy grande cambia cada mucho tiempo, perc |
| vamos a mostrar la imagen general y un poco de instantes específicos. |

Primero el código del testbench usado para el debouncer

```
23 library IEEE;
24 | use IEEE.STD LOGIC 1164.ALL;
25 use IEEE.NUMERIC STD.ALL;
26
27 entity tb_debouncer is
28
    end tb debouncer;
30
   architecture testBench of tb_debouncer is
31 ;
    component debouncer is
      generic(
        g_timeout : integer := 5;
33 !
                                                  -- Time in ms
           g clock freq KHZ : integer := 100 000 -- Frequency in KHz of the system
34
       );
35
       port (
36
37
                     : in
                            std logic;
        rst_n
38 :
           clk
                     : in std logic;
39
           ena
                     : in std logic;
           sig in
                     : in std logic;
           debounced : out std logic
41
       );
42
43
     end component;
45 :
    constant timer_debounce : integer := 10; --ms
constant freq : integer := 100_000; --KHZ
46
    constant clk_period : time := (1 ms/ freq);
48
     -- Inputs
49
     signal rst_n
                       : std logic := '0';
      signal clk
                        : std_logic := '0';
50
51
                       : std_logic := '1';
     signal ena
52
    signal BTN_sync : std logic := '0';
53
     -- Output
54 !
     signal debounced : std logic;
55
56 begin
57
     UUT: debouncer
      generic map (
58
                      => timer_debounce,
59
        g_timeout
        g_clock_freq_KHZ => freq
60
61 ;
       )
       port map (
                => rst_n,
63
        rst n
64
         clk
                 => clk,
65
         ena
                  => ena,
        sig_in
                 => BTN sync,
67
        debounced => debounced
68 :
       );
69
     clk <= not clk after clk period/2;
70 !
     process is
71
     begin
72
       wait until rising edge(clk);
       wait until rising edge(clk);
74
       rst n <= '1';
```


```
76
         wait for 50 ns;
77
         wait until rising edge(clk);
78
         BTN sync <='1';
79
         wait for 100 ns;
         wait until rising edge(clk);
81
         BTN sync <= '0';
         wait for 100 ns;
83
         wait until rising edge(clk);
84
         BTN_sync <='1';
85
         wait for 20 ms;
86
         wait until rising edge(clk);
         BTN sync <='0';
88
       end process;
89
     end testBench;
```



Esto sería la imagen general, seleccionando el estado btn_unprs, donde se cumple que el debounced es 0 y debido a que ena y time elapsed es 1 el siguiente estado es btn unprs.



Esta sería la imagen del principio del testbench en el que está en estado idle, y tras 5 segundos este pasará al estado btn_prs.



Y por último un instante de tiempo donde ocurren muchos cambios muy seguidos

Top_practica1

De nuevo al ser un fichero bastante grande lo mostraremos en partes.

Primero la instanciación de la entidad en si y la instanciación de los componentes que esta usa, además de las signals necesarias.

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
22
23
     use IEEE.NUMERIC STD.ALL;
24
25
     entity top_practical is
26
       generic (
          g_sys_clock_freq_KHZ : integer := 100e3; -- Value of the clock frequencies in KHz
27
          g_debounce_time : integer := 20; -- Time for the debouncer in ms
g_reset_value : std logic := '0'; -- Value for the synchronizer
28
           g_reset_value
29
           g_number_flip_flps : natural := 2 -- Number of ffs used to synchronize
30
31
       );
32
       port (
           rst_n : in std_logic; --Negate reset must be connected to the switch 0 clk100Mhz : in std_logic; -- Connect to the main clk
33
34
35
           BTNC
                         : in std logic; -- Connect to the BTNC
                      : out std_logic --Connect to the LED 0
36
           T.FD
37
       );
38
     end top_practical;
39
40
     architecture behavioural of top_practical is
41
      component debouncer is
42
        generic(
43
             -- In a generic declaration the value is overrided by the top module
44
                             : integer := 5; -- Time for debouncing (value overrided)
45
             g_clock_freq_KHZ : integer := 100_000 -- Frequency in KHz of the system (value overrided)
46
         ):
         port (
47
     rst_n : in std_logic; -- asynchronous reset, low -active
48
49
                         : in std logic; -- system clk
             ena : in std_logic; -- enable must be on 1 to work (kind of synchronous reset)
sig_in : in std_logic; -- signal to debounce
50
51
             debounced : out std logic -- 1 pulse flag output when the timeout has occurred
52
53
        ):
54
       end component;
55
56
       component synchronizer is
57
58
        RESET_VALUE
                       : std logic := '0'; -- reset value of all flip-flops in the chain
59
         NUM_FLIP_FLOPS : natural := 2 -- number of flip-flops in the synchronizer chain
60
       port(
61
62
                  : in std logic; -- asynchronous, low-active
                : in std logic; -- destination clock
63
64
         data_in : in std_logic; -- data that wants to be synchronized
65
         data_out : out std_logic -- data synchronized
66
67
       end component:
68
69
       signal BTN_sync : std logic; -- Synchronized signal of the BTNC
70
       signal Toggle_LED: std logic; -- Internal signal to connect between the debouncer and the toggle process
       signal LED_register, state_LED: std_logic; -- The output signal of the LED registered and unregistered
```

Tras esto empezamos el begin de la architecture.

Desde la línea 73 hasta la 97 hacemos un mapeado de las variables para que se puedan comunicar, así como de los genéricos.

DISEÑO AUTOMÁTICO DE SISTEMAS FIABLES


```
72
     begin
73
        -- DEBOUNCER
74
       debouncer_inst: debouncer
75
        generic map (
 76
                            => g debounce time,
           a timeout
           g_clock_freq_KHZ => g_sys_clock_freq_KHZ
 78
 79
         port map (
 80
           rst_n
                    => rst_n,
                    => clk100Mhz,
                    => '1', -- Always enabled for this lab
           ena
                  => BTN_sync, -- Synchronized input from the synchronizer
           sig_in
           debounced => toggle_LED -- Output to the toggle LED process
86
        -- SYNCHRONIZER
87
       synchronizer_inst: synchronizer
88
89
           RESET VALUE
                         => g_reset_value,
90
           NUM_FLIP_FLOPS => g_number_flip_flps
91
         port map (
92
93
                   => rst_n,
94
           clk
                    => clk100Mhz,
95
           data_in => BTNC,
96
           data_out => BTN_sync
97
98
       -- PROCESS to register LED output
99
       registerLED: process(clk100Mhz, rst_n) is
        if (rst_n = '0') then --Cuando el reset es 0 el estado ha de ser 0
102
           LED_register<='0';
103
        elsif rising_edge(clk100Mhz) then --en caso de no ser cero y haber flanco de subida, el registro de led será el toggle
104
105
           LED_register<=state_LED;
106
         end if:
108
       end process;
109
       -- PROCESS to toggle LED
110
111
       toggleLED: process(LED_register, Toggle_LED)
112
       begin
113
         state LED <= toggle LED xor LED register;
114
115
       end process;
        -- Connect LED register to the output
116
       LED <= LED register;
117
118 end behavioural;
```

Como se puede observar hay dos process uno que lo que hace es hacer registro del output led y otro que lo que hace es encender el led. Fuera de todo process se hace la asignación para que la salida LED valga lo que haya en el LED_register.

Respecto al testbench



Esto sería la imagen general del testbench que como nos pasaba en el testbench anterior.



Esta sería la única parte (por como hemos hecho el debouncer), en la que el led cambia en ciertos instántes a 1.

Constraints

Comentarios/Observaciones

Respecto a los testbench, principalmente del debouncer: no sabemos donde poner time_elapsed<='0' sin que nos saliese unsigned y nos permitiese un muestreo cómodo en los tb. La idea sería poner time_elapsed<='0' en el process del timer en el momento en el que el counter todavia no ha llegado a tomar el tiempo; pero eso nos dejaría (en un testbench) un instánte de tiempo ínfimo con el que muestrear.

El testbench del debouncer que muestra que no pasa a idle por como

Práctica 2. Micrófono DDR

En esta práctica no le he podido dedicar todo el tiempo necesario y solo tengo los .vhd de la práctica.

Aparte he considerado un reset asíncrono al no especificarse nada en la memoria.

Generador de reloj síncrono

Este módulo ocupa muchas líneas lo primero que vamos a ver es la entidad que simplemente es la declarada por el profesor y las señales creadas para poder hacer un reloj síncrono mas las señales para la máquina de estados.

Necesitamos la libreria mathreal para poder hacer el redondeo "floor".

```
library ieee;
       use ieee.std_logic_l164.all;
use ieee.numeric_std.all;
use IEEE.MATH_REAL.ALL;
       entity fsm_sclk is
                  g_freq_SCLK_KHZ : integer := 1_500; -- Frequency in KHz of the
32
33
             --synchronous generated clk g_system_clock : integer := 100\_000 --Frequency in KHz of the system clk );
                  rst_n : in std_logic; -- asynchronous reset, low active
clk : in std_logic; -- system clk
start : in std_logic; -- signal to start the synchronous clk
SCLK : out std_logic; -- Synchronous clock at the g_freq_SCLK_KHE
SCLK_rise : out std_logic; -- one cycle signal of the rising edge of SCLK
                rst_n
clk
40
                  SCLK fall : out std logic -- one cycle signal of the falling edge of SCLK
      architecture behavioural of fsm_sclk is
             -- Tenéis que hacer la conversion necesaria para sacar la constante que indique
             -- el número de ciclos para medio periodo del SCLK. Debéis usar floor
-- para el redondeo (que opera con reales)
51
             --1 Hz = 1 ciclo
-- f=(1/periodo) periodo=(1/f)
             constant c_cycles : integer :=integer((1/g_freq_SCLK_KHZ)*g_system_clock); --Los ciclos serían el tiempo de este módulo 4 la frequencia del sistema total
             constant c_half_T_SCLK: integer:= integer((1/g_freq_SCLK_KH2)*g_system_clock): --constant value to compare and generate the rising/falling edge constant c_counter_vidth :integer:=integer(floor(log2(real(c_cycles)))): -- the vidth of the counter, take as reference the debouncer
              type state type is (sclk0.sclk1):
                                                                                                 --Estados (respectivamente sclk=0 y sclk=1)
              signal current state, next state: state_type; --Cambiar estados
signal CNT: unsigned(c_counter_width-1 downto 0); --Contador
              signal time_elapsed: std_logic;
                                                                                        --Ha pasado el tiempo
```

Despues tenemos los dos siguientes process: el del clk con con el contador y otro tambien de clk pero para poder cambiar de estados.

begin

```
process (clk,rst n) begin --process contador
   if (rst n='0') then
    CNT<=(others=>'0');
    time elapsed<='0';
   elsif (rising_edge(clk)) then
       if (CNT<to unsigned(c half T SCLK, CNT'length)) then
           CNT<=CNT+1:
       else
           time_elapsed<='1';
           CNT<= (others=>'0');
       end if;
    end if;
end process;
process (clk,rst_n) begin -- Registro de siguiente estado
if (rst_n='0') then
   current_state<=sclk0;
else
    current_state<=next_state;
end if;
end process;
```

Tras estos llega el process final que nos dice el comportamiento en cada estado. He supuesto que si alguna de las señales sclk está activada la otra no puede estarlo; no puede haber un flanco de subida y bajada al mismo tiempo.

```
process (current state)begin
  case current_state is
   when sclk0=>
      if (time_elapsed<='0') then
          next_state<=sclk0;
           sclk_fall<='0';
       elsif(time_elapsed<='1')then
          next state<=sclk1;
          sclk_rise<='1';
       end if;
   when sclkl=>
      if(time_elapsed<='0')then
          next_state<=sclk1;
          sclk rise<='0':
       elsif(time_elapsed<='1')then
          next_state<=sclk0;
          sclk fall<='1';
       end if;
   when others=>
      next_state<=sclk0;
      sclk fall<='0';
      sclk_rise<='0';
   --Yo entiendo que pese a que no lo ponga en el pdf cuando hay un fall el rise tiene que acabar y viceversa
   --Si no estarían ambas a 1 de manera constante rise y fall de sclk
end process;
```

Registro de desplazamiento con carga en paralelo

La entidad en si no es muy complicada se explica basicamente con la imagen proporcionada en la práctica. He decidido que el generico sea de 8 bits porque en la memoria "palabras de bits"; entiendo que se refiere a de 8 bits. En cualquier caso en caso de necesitar otro tamaño simplemente se puede cambiar el número tras el integer de g_n, ya que din y dout dependen de este g_n.

```
entity Shift_register is
    generic(g_n:integer:=8
);
port ( clk: in std_logic;
        rst_n: in std_logic;
        s0,s1: in std_logic;
        din: in std_logic_vector(g_n-1 downto 0);
        dout: out std_logic_vector(g_n-1 downto 0)
        );
end Shift_register;
```

La arquitectura requiere que nos declaremos una variable para poder hacerle cambios sin problema durante el único process. Esta variable también tiene el la anchura igual que los din y dout.

En el reset "limpiamos" o ponemos todo a 0's; luego los casos son los expuestos en la memoria.

```
architecture Behavioral of Shift_register is
   begin
    process (clk,rst n)
        variable reg: std logic vector(g n-1 downto 0) := (others =>'0');
        begin
            if (rst n='0') then
               reg:=(others =>'0');
            elsif(rising edge(clk))then
                if (s0='0' and s1='0') then
                                                --no cambios
                    reg:=reg;
                elsif(s0='0' and s1='1') then
                                                 --rotar a derecha
                    reg:=reg(g_n-1 downto 1);
                elsif(s0='1' and s1='0') then
                                                 --rotar a izquierda
                    reg:=reg(g_n-2 downto 0);
                elsif(s0='1' and s1='1') then --cargar en paralelo
                    reg:=din;
                end if;
            end if;
            dout<=reg;
    end process;
end Behavioral:
```

MEMS

No ha sido posible terminar esta entidad a tiempo, y en estos momentos tiene errores de sintaxis y compilación.

MEMS es un entidad estructural, es decir toma los otros archivos mencionados y los usa como componentes.

Nuestra idea es que la entidad es de este estilo

Como la mostrada en el diagrama, faltaría añadirle los genericos y constantes usados en las otras entidades para poder hacer un port correcto.

A parte de esto declaramos los componentes.

```
architecture structural of MEMS is
component Shift register is
    generic(g n:integer:=8
    ):
    port ( clk: in std_logic;
          rst n: in std_logic;
           s0,s1: in std_logic;
           din: in std_logic_vector(g_n-1 downto 0);
           dout: out std logic vector(g n-1 downto 0)
end component;
component fsm sclk is
    generic(
        g freq SCLK KHZ : integer := 1 500; -- Frequency in KHz of the
                                            --synchronous generated clk
        g_system_clock : integer := 100_000 --Frequency in KHz of the system clk
    );
    port (
        rst n
                  : in std_logic; -- asynchronous reset, low active
        clk
                   : in std_logic; -- system clk
                   : in std_logic; -- signal to start the synchronous clk
                   : out std_logic; -- Synchronous clock at the g freq SCLK KHZ
        SCLK rise : out std logic; -- one cycle signal of the rising edge of SCLK
        SCLK fall : out std logic -- one cycle signal of the falling edge of SCLK
    );
end component;
```

Y el resto que no se ha terminado y tiene errores sería; portear y describir el diseño de este source

Constraints

Hemos descomentado las líneas y porteado las conexiones a las señales correctas respecto al fichero de constraints

Comentarios/Observaciones

Obviamente no he podido trabajar en esta práctica como en las otras por la falta de tiempo y disposicion a trabajar de mi compañero de equipo.

Práctica 3. Verificación VHDL

Testbench (tb_top1_csv)

Estas son las librerías que necesitamos para leer archivos y la entidad vacia habitual de los testbenchs

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use std.textio.all;
use ieee.std_logic_textio.all;
entity tb_topl_csv is
end tb_topl_csv;
```

El resto simplemente se ha realizado de acuerdo a los pasos de la guia 3 de vhdl provista en el campus.

Declarar las signals para portearlas al UUT y luego ya un process para leer el fichero csv que se integrado como source

```
architecture testBench of tb_topl_csv is
    --File handler
    file file_input : text;
     -- ports for the top
                       std logic; -- Reset
    signal rst n:
    signal clk100Mhz: std_logic; -- Reloj
    signal BTNC: std_logic; -- Boton signal LED: std_logic; -- LED
    component top_practical is
      port (
         rst n
                        : in std logic;
          rst_n : In std_logic;
Clk100Mhz : in std_logic;
BTNC : in std_logic;
LED : out std_logic
          LED
      );
    end component;
    constant freq : integer := 100_000; --KHZ
    constant clk period : time := (1 ms/ freq);
     --Instanciar top
    UUT: top practical
        port map (
         rst n
          clk100Mhz => clk100Mhz,
          BTNC
                  => BTNC,
          LED
                     => LED
        clk100Mhz <= not clk100Mhz after clk period/2;
proc sequencer : process
      - Process to read the data
        file text_file :text open read_mode is "inputs.csv";
        variable text_line : line; -- Current line
        variable ok: boolean; -- Saves the status of the operation of reading
        variable char : character; -- Read each character of the line(used when using comments)
        variable delay: time; -- Saves the desired delay time
        variable data: std logic; --Generates a variable of the first operand rst n type (which is the same for the rest)
        variable expected_led: std_logic;
```

Tras esto vendría la parte del process donde se le dice que satarse del inputs.csv y que leer

begin

```
while not endfile(text_file) loop
    readline(text_file, text_line);
        -- Skip empty lines and commented lines
        if text_line.all'length = 0 or text_line.all(1) = '#' then
        end if;
    -- Read the delay time
    read(text line, delay, ok);
    assert ok
        report "Read 'delay' failed for line: " & text line.all
        severity failure;
    -- Read first operand (rst n)
   read(text line, data, ok);
    assert ok
        report "Read 'rst n' failed for line: " & text line.all
        severity failure;
   rst n <= data;
     -- Read first operand (BTNC)
   read(text line, data, ok);
    assert ok
        report "Read 'A' failed for line: " & text line.all
        severity failure;
   BTNC <= data;
    -- Read the second operand (Expected LED value)
    read(text_line, data, ok);
    assert ok
        report "Read 'LED' failed for line: " & text line.all
        severity failure;
        LED <= data;
        -- Wait for the delay
        wait for delay;
```

Tras leer el fichero se espera el delay, y se hace un assert del led y led esperado para comprobar el resultado.

```
--Verify the LED_expected is correct
expected_led := (rst_n and BTNC);

assert expected_led = LED
    report "Unexpected result: " &
        "rst_n = "& std_logic'image(rst_n) & "; "&
        "clk100Mhz = "& std_logic'image(clk100Mhz) & ";
        "BTNC = "& std_logic'image(BTNC) & "; "&
        "LED = " & std_logic'image(LED)
        severity error;

end loop;
report "Finished" severity FAILURE;
```

| _ | | 4 | | | |
|--------------|------|------|----|-----------------------|----|
| (· c | ۱m | nta | rı | $\boldsymbol{\wedge}$ | c |
| \mathbf{c} | ,,,, | IILO | | u | -3 |


De nuevo debido a la reiterada escasez de tiempo, no ha habido tiempo para hacer un testbench satisfactorio.

Práctica 4. Softcore


Esta práctica consiste en realizar un proyecto en vitis y ponerlo en la placa.

Como no disponemos de ningún portátil que pueda tener vitis y vivado y funcionar al mismo tiempo, solo puedo argumentar que hemos seguido los pasos de la práctica guiada y que por tanto debería de funcionar.

El diagrama de bloques generado queda de la siguiente manera:



Al exportar este proyecto a vitis y compilar con un hola mundo, nos sale que la compilación es correcta.




Comentarios

Debido al no disponer de un ordenador, que pueda arrancar vivado y vitis carezco de la capacidad de comprobar los resultados reales en una placa pero, he comentado paso a paso lo que he hecho con un par de compañeros y debería de ejecutarse de manera correcta.

Práctica 5. Filtro Digital

A la hora de crear un filtro digital solo necesitaremos una source, la cual hemos llamado fir. Pero antes de empezar a programar nos hemos puesto de acuerdo en como hacerlo. También seguiremos la recomendación del profesor de usar arrays para poder hacer las sumas y multiplicaciones con mas tranquilidad



Intentamos hacerlo lo más paralelizable posible. Por tanto siguiendo el diagrama vamos a necesitar vamos a necesitar 8 vectores de tamaño 8 para los coeficientes (betas) y para los datos de i_input (x(n)). Vamos a necesitar otros cuatro arrays de tamaño 16 para las multiplicaciones. Y finalmente vamos a necesitar dos arrays para las sumas uno de 17 para las "sumas intermedias", y otro de 18 para la suma final. Justo después vamos a hacer un resize del array de 18 para quedarnos con los 10 más significativos y que este sea el valor de o_output (y(n)).

Primero la entidad y declaración de variables, antes del begin, que ya hemos comentado

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity fir filter is
port (
     clk
               :in std logic:
               :in std logic;
     rst
      -- Coeficientes
     betal :in std logic vector(7 downto 0);
     beta2 :in std logic vector(7 downto 0);
     beta3
               :in std logic vector(7 downto 0);
     beta4 :in std_logic_vector(7 downto 0);
      -- Data input 8 bit
     i_data :in std logic vector(7 downto 0);
      -- Filtered data
      o_data :out std logic vector(9 downto 0)
     );
end fir_filter;
architecture Behavioral of fir filter is
type t_data_pipe is array (0 to 3) of signed(7 downto 0); --Array de 4 para
type t_coeff is array (0 to 3) of signed(7 downto 0); --Array de 4 para los coeficientes type t_mult is array (0 to 3) of signed(15 downto 0); --Array de 4 para las multiplicaciones type t_add_st0 is array (0 to 1) of signed(15+1 downto 0); --Array de 2 para la suma de los dos datos
  -Signals porque los datos van a cambiar todo el rato
signal r_coeff : t_coeff ; --Variable para almacenar los coeficientes
signal p_data : t_data_pipe; --Variable para almacenar los datos de inputs, los xn y x(n-1)
signal p_data
signal r_mult : t_mult; -- Resultado de la multiplicación
signal r_add_st0 : t_add_st0; --Resultado de las dos primeras sumas
signal r_add_st1 : signed(15+2 downto 0); --Resultado de la ultima suma
begin
```

Como todos los process no caben en un mismo recorte vamos poco a poco. Los process que haremos serán: asignación de input y coeficientes, multiplicación, sumas intermedias, suma final y resize.

Todos los process dependen de rst y clk, con un reset asíncrono activo a nivel bajo (hace reset si está a 0). El reset en cada uno de los process pone las variables llenas a 0.

En el input en caso de que no haya reset simplemente asignamos a nuestras signals que son arrays, los valores correspondientes.

Mientras que en el process de multiplicación ponemos en nuestro array de resultados de multiplicación, el proceso de multiplicar los coeficientes por los datos.

DISEÑO AUTOMÁTICO DE SISTEMAS FIABI ES

```
p_input : process (rst,clk)
begin
 if(rst='0') then
   p data
  elsif(rising edge(clk)) then --Pasamos a signed los coeficientes para hacer la multiplicación mas sencilla
   p data
              <= signed(i_data)&p_data(0 to p_data'length-2);</pre>
   r_coeff(0) <= signed(betal);
   r coeff(1) <= signed(beta2);
   r coeff(2) <= signed(beta3);
   r coeff(3) <= signed(beta4);
 end if:
end process p input;
p_mult : process (rst,clk) -- Proceso para hacer la multiplicación
 if(rst='0') then
   r mult <= (others=>(others=>'0'));
  elsif(rising_edge(clk)) then
   for k in 0 to 3 loop
     r_mult(k) <= p_data(k) * r_coeff(k); --Multiplicación de cada input por su correspondiente beta
   end loop;
 end if;
end process p_mult;
```

El siguiente es el process de las "sumas intermedias"; lo que hacemos es un for que suma los resultados de la multiplicación de manera que sea: resultado 1 + resultado 2 y resultado 3 + resultado 4; haciéndoles a todos estos un resize para que sean de tamaño 17.

Después el process de la "suma final" es una suma sin necesidad de for porque solo hay dos cosas que sumar, las dos "sumas intermedias" y estas también sufren un resize pero esta vez a tamaño 18.

Finalmente el process de asignar el output. Aquí asignamos el valor de la "suma final" a el output, pero como solo queremos los 10 bits mas significativos lo que hacemos es asignar como un vector nuestro array pero desde el bit 17 al bit 8.

Tras esto cerramos la arquitectura Behavioral

DISEÑO AUTOMÁTICO DE SISTEMAS FIABLES

```
p add st0 : process (rst,clk) --Proceso para sumar (xn b1 y x[n-1] b2) y (x[n-2] b3 y x[n-3] b4)
begin
 if(rst='0') then
   r_add_st0 <= (others=>(others=>'0'));
  elsif(rising_edge(clk)) then --loop que suma las salidas (1 y 2) y (3 y 4)
   for k in 0 to 1 loop
     r_add_st0(k) <= resize(r_mult(2*k),17) + resize(r_mult(2*k+1),17);
   end loop;
 end if:
end process p_add_st0;
p_add_stl : process (rst,clk) --Proceso para sumar los dos operandos que quedan
 if(rst='0') then
   r_add_st1 <= (others=>'0');
  elsif(rising edge(clk)) then
                <= resize(r_add_st0(0),18) + resize(r_add_st0(1),18); --Suma los resultados anteriores</pre>
   r_add_stl
end process p_add_stl;
p_output : process (rst,clk) --Proceso para igualar el output
 if(rst='0') then
   o_data <= (others=>'0');
  elsif(rising edge(clk)) then
   o_data
              <= std logic vector(r add stl(17 downto 8)); --Cojemos los 10 primeros bits del resultado</pre>
 end if;
end process p output;
end Behavioral;
```

Comentarios

Me resulta un poco tarde cambiar la estructura ya, pero, si no me equivoco con los types y los arrays; el r_coeff podria ser del mismo tipo que p_data, de manera que podriamos ahorrarnos la declaración de un tipo especifico de array.