

Arquitecturas Secuenciales

Procesado Digital de la Señal en FPGA

Objetivos


- Diseñar e implementar algoritmos utilizando arquitecturas secuenciales
- Diseñar e implementar algoritmos utilizando arquitecturas semi-paralelas
- Utilizar de manera eficiente los recursos de almacenamiento que nos ofrecen las FPGAs de Xilinx y Altera

Contenidos

- Arquitecturas secuenciales
- Arquitecturas semi-paralelas
- Recursos de almacenamiento

Arquitecturas secuenciales

- ⇒ Frecuencia de muestreo(fs) < frecuencia de reloj (fclk)
- ⇒Si fs=fclk/c (Ts=c·Tclk), hay c ciclos de reloj para realizar todas las operaciones del algoritmo
- ⇒La arquitectura necesita menos recursos que operaciones tiene el algoritmo
 - ⇒ Necesitamos los recursos suficientes para implementar el algoritmo en c ciclos
 - ⇒Ej. Un algoritmo que tiene que hacer M=100 multiplicaciones siendo fs=fclk/c, con c=10 podrá implementarse con M/c=10 multiplicadores
- ⇒Se genera un Nuevo resultado cada c ciclos de reloj
- ⇒Cada registro implementa un retardo fracional de valor Ts/c



Arquitectura secuencial: Modelo Matlab de un filtro FIR

Filtro FIR M etapas:
$$y(n) = \sum_{k=0}^{M-1} h_k x(n-k)$$
 Se calcula de forma iterativa en c ciclos

Matlab:

```
acc(i)=0;
for j=1:(M)
acc(i)=acc(i)+x(i-j+1)*h(j);
end
y(i)=acc(i);
```

En cada iteración:

- Se multiplica un coef. por un dato
- Se acumula el resultado


Requisitos Hardware:

- 1 Multiplicador
- 1 acumulador
- Recursos para almacenar al menos M muestras de entrada
- Recursos para almacenar los M coeficientes
- Lógica de control

Arquitectura secuencial: Filtro FIR

Filtro FIR de 4 etapas: 3

$$y(n) = \sum_{k=0}^{3} h_k x(n-k) = h_0 x(n) + h_1 x(n-1) + h_2 x(n-2) + h_3 x(n-3)$$



$T_{\max} = \frac{f_{clk}}{M} =$	$f_{clk} / 4$
----------------------------------	---------------


<u>×</u>					
for k	cycle	D	C	Р	Y(n)
_ 5	0	X(0)	h0	x(0) h0	x(0) h0
15	1	0	h1	0	x(0) h0
15	2	0	h2	0	x(0) h0
J 5	3	0	h3	0	x(0) h0
_ 5	4	X(1)	h0	x(1) h0	x(1) h0
15	5	X(0)	h1	x(0) h1	x(1) h0+x(0) h1
15	6	0	h2	0	x(1) h0+x(0) h1
15	7	0	h3	0	x(1) h0+x(0) h1
5	8	X(2)	h0	x(2) h0	x(2) h0
15	9	X(1)	h1	x(1) h1	x(2) h0+x(1) h1
15	10	X(0)	h2	x(0) h2	x(2) h0+x(1) h1+x(0) h3
15	11	0	h3	0	x(2) h0+x(1) h1+x(0) h3

Cycles	Shift-register (SR)		
0	x(0) 0 0 0		
4	x(1) x(0) 0 0		
8	x(2) x(1) x(0) 0		
12	x(3) x(2) x(1) x(0)		
16	x(4) x(3) x(2) x(1)		

- MUX, ROM, MAC activos cada ciclo
- SR activo cada 4 ciclos

Arquitectura secuencial: Filtro FIR

Filtro FIR de M etapas:
$$y(n) = \sum_{k=0}^{M-1} h_k x(n-k)$$



Recursos HW:

- M registros de Wd bits
- ROM: MxWc bits
- Multiplicador: WdxWc bits
- Sumador: Wd+Wc+g bits
- Registro (acc.): Wd+Wc+g bits
 (g: bits de guarda del acumulador)
- Registro de salida: Wout bits

Throughput:

• T= fclk/Cp, with Cp≥M


$$T_{\rm max} = \frac{f_{clk}}{M}$$

Arquitectura secuencial: Filtro FIR

ciclo 4

ciclo 0

$$y(n) = \sum_{k=0}^{M-1} h_k x(n-k) = h_0 x(n) + h_1 x(n-1) + h_2 x(n-2) + h_3 x(n-3)$$




ciclo 8


ciclo 12

ciclo 16

Buffer circular: FIR M=4




Buffer circular: FIR M=4



Aprovechando las simetrías


Filtro FIR de fase lineal con coeficientes simétricos



$$T_{\text{max}} = \frac{f_{clk}}{(M/2)} = 2 \cdot \frac{f_{clk}}{M}$$

FIR simétrico de 8 etapas

$$y(n)=h_0x(n)+h_1x(n-1)+h_2x(n-2)+h_3x(n-3) +h_4x(n-4)+h_5x(n-5)+h_6x(n-6)+h_7x(n-7)$$




$$y(n)=h_0[x(n)+x(n-7)]+h_1[x(n-1)+x(n-6)]$$

+ $h_2[x(n-2)+x(n-5)]+h_3[x(n-3)+x(n-4)]$

- Necesita la mitad de multiplicadores
- Alcanza doble throughput

Arquitectura secuencial: FIR simétrico

Filtro FIR de fase lineal con coeficientes simétricos



$$T_{\text{max}} = \frac{f_{clk}}{(M/2)} = 2 \cdot \frac{f_{clk}}{M}$$

Buffer circular implementado en RAM Se necesitan dos accesos a memoria por cada ciclo de reloj

⇒ Memoria RAM de doble puerto

Incrementando el paralelismo: Modelo Matlab de un filtro semi-paralelo

Filtro FIR de M etapas:
$$y(n) = \sum_{k=0}^{M-1} h_k x(n-k)$$
 Ej: se calcula iterando cada M/4 ciclos

Matlab model:

```
h0=h(1:M/4);
             h1=h(M/4+1:2*M/4);
             h2=h(2*M/4+1:3*M/4);
             h3=h(3*M/4+1:M);
             acc(i)=0;
             for i=1:(M/4)
                \sim m0=xn(i-j+1)*h0(j);
Ejecución
                  m1=xn(i-j-M/4+1)*h1(j);
en 1 ciclo
                  m2=xn(i-j-2*M/4+1)*h2(j);
                  m3=xn(i-j-3*M/4+1)*h3(j);
de clk
                  acc(i)=acc(i)+m0+m1+m2+m3;
             end
             y(i)=acc(i);
```


En cada iteración:

- Se direccionan 4 coefs. y 4 datos de entrada
- 4 muestras se multiplicand por 4 coef.
- Los 4 resultados de la multiplicación se acumulan

Requisitos Hardware:

- 4 multiplicadores
- 3 sumadores y 1 acumulador
- Recursos para almacenar las 4 últimas muestras y acceso a ellas simultáneo
- Recurso para almacenar 4 coeficientes y acceso simultáneo
- Lógica de control


Arquitectura semiparalela: filtro FIR



Arquitectura semiparalela: filtro FIR



$$y(n) = \sum_{k=0}^{M-1} h_k x(n-k)$$



Recursos HW:

- M registros of Wd bits
- 4 ROM: M/4xWc bits
- 4 Multiplicadores: WdxWc bits
- 4 sumadores: Wd+Wc+g bits
- Registros (acc.): Wd+Wc+g bits
 (g: bit de guarda del acumulador)
- Registro de salida: Wout bits

Throughput:


• T= fclk/Cp, con Cp≥M/4

$$T_{\text{max}} = 4 \frac{f_{clk}}{M}$$


Recursos de almacenamiento

- Memoria Embebida: bloques de recursos dedicados específicamente a implementar memorias (M10k blocks en Altera, BRAM en Xilinx)
- Memoria Distribuida: se implementa configurando los bloques lógicos (MLAB en el caso de Altera, CLB Slices en el caso de Xilinx)


Altera Cyclone-V




Xilinx Virtex-7



Memoria Distribuida en Cyclone-V (Altera)



Memoria Distribuida en Cyclone-V (Altera)




Cada MLAB equivale a una SRAM de doble puerto de 640 bits.

Cada ALM puede configurarse como una SRAM de doble puerto de 32x2 bits

Si 1 MLAB contiene 10 ALM → 32x20 SRAM DP

Memoria Distribuida en Virtex-7 (Xilinx)



- Dos SLICES en cada CLB
- Cada SLICE M de la Virtex-7 contiene
 8 LUTs de 6 entradas
- Dos flip-flops por cada LUT

Memoria Distribuida en Virtex-7 (Xilinx)

Posibles configuraciones	Número de LUTs
32 x (1 - 16) bits (Puerto simple)	1 - 8
32 x (1 – 8) bits (Doble puerto)	2-8
32 x (1 – 4) bits (Cuádruple puerto)	4 - 8
32 x (1 – 14) bits (simple-doble puerto)	2 - 8
64 x (1 - 8) bits (Puerto simple)	1 - 8
64 x (1 – 4) bits (Doble puerto)	2 - 8
64 x (1 – 2) bits (Cuádruple puerto)	4 - 8
64 x 1 bits (Ocho puertos)	8
64 x 1 bit (Cuádruple puerto)	8
64 x (1 -7) bits (simple-doble puerto)	2 - 8
128 x (1 – 4) bits (Puerto simple)	2 - 8
128 x (1 – 2) bit (Doble puerto)	4 - 8
128 x 1 bit (Cuádruple puerto)	8
256 x 1 bit (Puerto simple)	8
256 x 1 bit (Doble puerto)	8
512 x 1 bit (Puerto simple)	8

Cada SLICE M de la Virtex-7 contiene 8 LUTs de 6 entradas.

Puerto simple




Figure 2-5: Distributed RAM (RAM64X1S)

Puerto doble




Figure 2-6: 64x1 Dual-Port Distributed RAM (RAM64X1D)

Se puede extender a una de 64x1 de puerto cuádruple duplicando el número de LUTs o a una de ocho puertos utilizando 8 LUTs 20


Memoria distribuida

Las memorias distribuidas son adecuadas para:

- Almacenar los coeficientes de un filtro cuando su número no es demasiado elevado
- Implementar registros de desplazamiento (shift-registers)
- Implementar FIFOs
- Implementar líneas de retardo


Memorias incluidas en bloques DSP

Altera _Cyclone V DSP



Read-first RAM en Verilog

Lectura síncrona: read first



```
read [7:0] D;
input [3:0] Addr;
input clk,we;
output reg [7:0] O;


reg [7:0] RAM[15:0];

always@(posedge clk)
begin
if (we)
RAM[Addr] <= D;
O <= RAM[Addr];
end
```

⇒ M9K como RAM 16x8-bit de puerto simple



RAM de doble Puerto con Verilog



⇒M9K como 2^NaxNd-bit RAM de doble puerto

```
parameter Nd=8: //DATA WIDTH
parameter Na=6); //ADDR WIDTH
wire [(Nd-1):0] Da, Db;
wire [(Na-1):0] addr a, addr b;
wire we_a, we_b, clk_a, clk_b;
reg [(Nd-1):0] Oa, Ob;
reg [Nd-1:0] ram[2**Na-1:0];
always @ (posedge clk_a) // Port A
    if (we a)
      begin
        ram[addr a] <= Da;
        Oa <= Da:
      end
    else
      Oa \leq ram[addr a];
always @ (posedge clk b) // Port B
    if (we_b)
      begin
         ram[addr b] <= Db;
     Ob <= Db:
      end
     else
      Ob <= ram[addr_b];
```

ROM en Verilog HDL


q <= rom[addr];


```
wire [3:0] addr;
                                                                  0f
                                           rom_init.txt
wire clk;
                                                                  f3
reg [7:0] q;
                                                                   2f
                                           Lectura del
                                                                   3a
                                          fichero de
reg [7:0] rom[2**4-1:0];
                                                                  d1
                                           datos (en
                                                                   55
                                           hexadecimal),
                                                                   7f
                                           si binario
initial
                                                                   7f
                                           ($readmemb)
  begin
                                                                  f2
    $readmemh("rom_init.txt", rom);
                                                                  92
 end
                                                                  af
                                                                   bd
                                           ROM con lectura
always @ (posedge clk)
                                                                  c1
                                          síncrona (Bloques
   q <= rom[addr];
                                                                  d5
                                          M9K)
                                                                   6f
                                                                  ff
                                          ROM con lectura
always @ (addr)
```

asíncrona (LUTs)

Registros de desplazamiento en DSP

- Operador necesario en la implementación HW de algoritmos DSP
 - Buffers
 - Segmentación
 - Sincronización de operadores
- FPGA actuales → además de FFs, incluyen recursos para implementación eficiente
 - Memorias embebidas
 - Uso de los registros de configuración de las LUTs





Registros de desplazamiento en Cyclone IV

wire clk,ce;
wire [7:0] D;
wire [7:0] Q;


reg [7:0] SR [15:0];

integer i;

always @ (posedge clk)
 if (ce)
 begin
 SR[0] <= D0;
 for (i = 15; i>0; i = i-1)
 SR[i] <= SR[i-1];
 end

assign Q = SR[3];</pre>


16x8 FFs =128 FFs





(* ramstyle = "M9K" *) reg [7:0] SR [15:0];

	Resource	Usage
1	→ Total logic elements	18 / 6,272 (< 1 %)
1	Combinational with no register	6
2	Register only	8
3	Combinational with a register	4
2		
3	✓ Logic element usage by number of LUT inputs	
1	4 input functions	1
2	3 input functions	4
3	<=2 input functions	5
4	Register only	8
4		
5	✓ Logic elements by mode	
1	normal mode	6
2	arithmetic mode	4
6		
7	▼ Total registers*	12 / 6,684 (< 1 %)
1	Dedicated logic registers	12 / 6,272 (< 1 %)
2	I/O registers	0 / 412 (0%)
8		
9	Total LABs: partially or completely used	3 / 392 (< 1 %)
10	Virtual pins	0
11	✓ I/O pins	18 / 92 (20 %)
1	Clock pins	1 / 3 (33 %)
2	Dedicated input pins	0/9(0%)
12		
13	M9Ks	1/30(3%)

Registros de desplazamiento en Cyclone V







Conclusiones

- Arquitecturas secuenciales aptas para aplicaciones en los que los requisitos de velocidad no sean muy exigentes
- Arquitecturas semi-paralelas cuando necesitemos aumentar el throughput



Arquitecturas Secuenciales

Procesado Digital de la Señal en FPGA