

# Prueba 1: Procesado digital de la señal con FPGAs

Alumno:

13/4/2018


Dado los números complejos  $X=X_r+jX_i$  e  $Y=Y_r+jY_i$  se requiere computar el cálculo de la parte real de la multiplicación de dichos números:

$$Z_r = \text{real}(X \cdot Y) = X_r \cdot Y_r - X_i \cdot Y_i$$

Los formatos numéricos de las partes reales e imaginarias de ambos números son [10,9] codificados con signo en complemento a dos, en las que se ha limitado su rango a  $(-1+2^{-9}, 1-2^{-9})$ , eliminando el caso en el que los datos valgan -1.

## Cuestión 1

Indique en el siguiente esquema los formatos numéricos a la salida de los multiplicadores y a la salida del restador para que se compute la operación sin pérdida de precisión. Justifique su respuesta.




## Cuestión 2

Suponga que el operador anterior se implementa atendiendo al siguiente modelo de precisión finita:

$$Z_{r\_p} = \text{floor}((\text{floor}(X_r \cdot Y_r \cdot 2^{11}) - \text{floor}(X_i \cdot Y_i \cdot 2^{11})) \cdot 2^{-2}) \cdot 2^{-9}$$

Indique en qué puntos del circuito se recorta la precisión y los formatos numéricos en dichos puntos.



### Cuestión 3

Modele con Verilog el operador de la cuestión 1, que opera con precisión completa.

```
module Mult_Zr(  
input signed [9:0] Xr,Xi,Yr,Yi,  
output signed [ _ _ _ _ _ ] Zr);
```

```
endmodule
```

### Cuestión 4

Modele con Verilog el operador de la cuestión 2, que opera con pérdida de precisión.

```
module Mult_Zr_p(  
input signed [9:0] Xr,Xi,Yr,Yi,  
output signed [ _ _ _ _ _ ] Zr_p);
```

```
endmodule
```

### Cuestión 5

Suponiendo que el tiempo de propagación de un sumador es  $t_{\text{sum}} = 1.5 \text{ ns}$ , el del multiplicador es  $t_{\text{mult}} = 3.5 \text{ ns}$ , y que se consideran nulos los tiempos de  $t_{\text{su}}$  y  $t_{\text{co}}$  de los registros, indique cuál es la frecuencia máxima de operación del operador a) sin aplicarle segmentación y b) aplicándole segmentación.