Síntesis digital directa: DDS

Procesado Digital de la Señal en FPGA

2020/2021

Síntesis Digital Directa

- Introducción
- Método basado en tablas
- Efecto del truncamiento en la amplitud
- Efecto del truncamiento en la fase
- Reducción de espurios
- Simetría de cuarto de onda

Introducción: Síntesis Digital Directa

Síntesis Digital Directa (*Direct Digital Synthesis*, DDS) es el proceso de generar directamente en el dominio digital las portadoras u otras señales de referencia requeridas en comunicaciones


Para la translación de frecuencias se necesita generar:


Conformación de pulsos:

En QAM: pulso de la raiz del coseno alzado (RRC)

En GMSK: pulso Gausiano


- Las muestras de un periodo de la sinusoide se almacenan en una tabla
- Un contador genera una rampa y selecciona las posiciones de la tabla, obteniendo a la salida de ésta el valor correspondiente de la señal sinusoidal
- La frecuencia de reloj del circuito es fija





 Para variar la frecuencia de la señal generada, manteniendo fija la frecuencia del reloj, se han de seleccionar un menor número de muestras del periodo. Esto se consigue incrementando el contador en pasos mayores que la unidad


Ejemplo: acumulador de fase de M=4 bits



• Frecuencia de la señal sinusoidal generada:

$$f = \frac{P \cdot f_{clk}}{2^{M}}$$

- Valor máximo: $P=2^{M-1} \Rightarrow f_{max}=f_{clk}/2$
- Valor mínimo (resolución): P=1 $\Rightarrow \Delta f = f_{min} = f_{clk}/2^{M}$
- El contador se realiza con un acumulador



Acumulador de M bits ⇒ contador módulo 2^M A este circuito se le denomina "acumulador de fase"

¿Dimensiones de la tabla?


Muestras almacenadas en la tabla: W bits

Acumulador: M bits

Tabla: 2^M·W bits

Ejemplo: fclk=50MHz y W=12 bits; para alcanzar $\Delta f = 0.05$ Hz se requiere un acumulador de fase de 30 bits \Rightarrow **ROM 2**³⁰**x12 bits = 12 Gb**

Solución: sólo los L bits más significativos del acumulador direccionan la tabla ⇒ Se alcanza la precisión de frecuencia deseada y se usan tablas de tamaño manejable




Efecto del truncamiento de amplitud


El número de bits (W) almacenados por muestra determinan el error de cuantificación


Este error se manifiesta como un ruido sumado a la señal con

 $SNR_O \approx 6.02W + 1.76 dB$

Ejemplos: M=L=12 bits








Efecto del truncamiento de fase


Si los pasos de fase en el acumulador son menores que los de selección en la tabla, se produce un error por truncamiento de fase (durante algunos ciclos de reloj la amplitud de la señal de salida no cambia de valor)

El error es periódico con periodo T_{ACC} . En el peor caso produce un espurio con SFDR $\approx 6.02L-3.92$ dB

 $T_{ACC} = \frac{2^{M}}{MCD(2^{M},P)}$


Ejemplo: W=32; M=12 bits; L= 6 bits;





Criterio de diseño

Interesa que SFDR y SNR_O de cuantificación sean similares



Reducción de espurios


Método del número impar

Se elige P impar para que MCD(2^{M} ,P)=1 \Rightarrow T_{ACC} = 2^{M}

$$T_{ACC} = \frac{2^{M}}{MCD(2^{M},P)}$$

⇒ Distribuye los espurios por todo el espectro

Si MCD(2^{M} ,P)>1 \Rightarrow T_{ACC}< 2^{M} : líneas espectrales más separada que pueden producir aliasing



¡Este método mejora el SFDR en ~ 4 dB!


Reducción de espurios


Phase-dithering

La periodicidad provocada por el truncamiento de fase puede

romperse si se le añade cierto ruido

⇒Si se suma a la fase una secuencia PN con un periodo mayor que el de la señal generada





PN

ROM


SIN

12

Simetría de cuarto de onda

Se almacena sólo un cuarto de onda, el resto se obtiene por simetría vertical (SV) u horizontal (SH)

	fase	d_3	d_2	d_1	d_0	s(c	I_1, d_0
•	0	0	0	0	0	s(0	<u>))</u>
I	$\pi/8$	0	0	0	1	s(*	1)
-	$\pi/4$	0	0	1	0	S(Z	2)
. <u>-</u>	$3\pi/8$	0	0	1	1	s(3	3)
-	$\pi/2$	0	1	0	0	s(3)	3)
П	$5\pi/8$	0	1	0	1	S(Z)	2)
	$3\pi/4$	0	1	1	0	s(´	1)
_	$7\pi/8$	0	1	1	1	s (0))
•	π	1	0	0	0	- S((<u>)</u>
Ш	$9\pi/8$	1	0	0	1	-S (1)
	$5\pi/4$	1	0	1	0	-s(2	2)
	$11\pi/8$	1	0	1	1	- S(3	3)
•	$3\pi/2$	1	1	0	0	- S(3)
IV	$13\pi/8$	1	1	0	1	-s(2	2)
	$7\pi/4$	1	1	1	0	-S (1)
_	$15\pi/8$	1	1	1	1	-s((<u>) </u>




La memoria se direcciona con L-2 bits

Los dos bits más significativos se utilizan para controlar la simetría:


SV: $d_3 \Rightarrow$ complementa a dos la salida de la tabla \Box

SH: $d_2 \Rightarrow$ complementa a uno las líneas de direcciones

Hay que muestrear en medio del intervalo de muestreo para mantener la simetría



Simetría de cuarto de onda



Simetría de cuarto de onda

Ejemplo: Generación de señales I/Q con Block Select RAM


Se almacenan en la memoria el primer cuarto de onda de la señal sinusoidal. La memoria de doble puerto se utiliza como dos memorias de puerto simple, una para generar la señal I y otra para la Q.

	$d_3 d_2 d_1 d_0$	I=sin Q=-cos
	0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1	s(0) -s(3) s(1) -s(2) s(2) -s(1) s(3) -s(0) s(3) s(0) s(2) s(1)
II	0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1	s(1) s(2) s(0) s(3)
III	1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1	-s(0) s(3) -s(1) s(2) -s(2) s(1) -s(3) s(0)
IV	1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1	-s(3) -s(0) -s(2) -s(1) -s(1) -s(2) -s(0) -s(3)

La obtención del coseno a partir de la tabla del seno se consigue realizando las siguientes funciones lógicas con los dos bits más significativos:

SV: $d_3 x n o r d_2 \Rightarrow$ 2'C la salida de la tabla

SH: $not d_2 \Rightarrow$ 1'C las líneas de direcciones



Memorias M9K en Cyclone IV

Comportamiento:

Lectura/escritura síncrona

Modos de funcionamiento:

- Puerto simple
- Puerto doble sencillo (lee y escribe en distintas direcciones)
- Puerto doble
- Registro de desplazamiento
- ROM ← Puerto simple
- FIFO

Se puede utilizar para emular una ROM de 2 puertos inicializándola con los valores

de la ROM e inhibiendo el wr en

Configuraciones modo ROM:


- 8Kx1 bits
- 4Kx2 bits
- 2Kx4 bits
- 1Kx(8+1) bits
- 512x(16+2) bits
- 256x(32+4) bits


Configuraciones modo puerto doble:

- 8Kx1 bits
- 4Kx2 bits
- 2Kx4 bits
- 1Kx(8+1) bits
- 512x(16+2) bits

Para implementar una memoria de cierta capacidad el sintetizador combina bloques M9K con la configuración más adecuada

Ej. RAM 2Kx16 bits





Arrays in Verilog

Vectors


reg [7:0] R; // 8-bit register variable

Arrays of vectors (Memory)

reg [7:0] M[9:0]; // Array of ten 8-bit registers

M[0] is the 8-bit vector with index 0 M[3][7] is the bit 7 of the vector M[3]

ROMs con Verilog



Dual-port ROM with Verilog

```
module dual_port_rom
  #(parameter DATA_WIDTH=14, parameter ADDR_WIDTH=13)
  (input [(ADDR WIDTH-1):0] addr a, addr b,
  input clk,
  output reg [(DATA_WIDTH-1):0] q_a, q_b);
  reg [DATA_WIDTH-1:0] rom[2**ADDR_WIDTH-1:0];
  initial
        $readmemh("rom dds.txt", rom);
  always @ (posedge clk)
     begin
                                               addr a
        q = rom[addr a];
                                                        q a
        q b <= rom[addr b];
                                               addr b
     end
                                               clk
endmodule
```

Bibliografía

- L. Cordesses, "Direct Digital Synthesis: A Tool for Periodic Wave Generation (Part 1)" IEEE Signal Processing Magazine, pp. 110-117, Sep. 2004
- L. Cordesses, "Direct Digital Synthesis: A Tool for Periodic Wave Generation (Part 2)" IEEE Signal Processing Magazine, pp. 50-54, July 2004
- Memory blocks in Cyclone IV devices. Disponible en Poliformat\Documentos\Cyclone IV.pdf