

E6

Modulador FM-AM configurable basado en FPGA


El **objetivo** de esta práctica es completar la implementación del modulador configurable FM-AM y verificar su funcionamiento con la tarjeta DE2-115 y AD-DA.

Las especificaciones del modulador FM-AM son las siguientes:


- Generación de formas de onda FM y AM muestreadas a 96 MHz
- Generación de señales moduladoras muestreadas a 48 KHz
- Configuración del modulador a través del puerto serie
- Opciones de configuración:
 - ON/OFF del equipo
 - Modo de funcionamiento FM/AM
 - Fuente de señal moduladora: seleccionable entre a) onda cuadrada, b) triangular o c) sinusoidal, generadas internamente, o d) señal externa digitalizada con un codificador de audio
 - Frecuencia de la señal moduladora generada internamente
 - Frecuencia de la señal portadora para modular en FM/AM
 - Índices de modulación AM y FM
 - Activación del filtro compensador de la respuesta en frecuencia del DAC

El diagrama de bloques del modulador configurable FM/AM se muestra en la siguiente figura. Con un DDS se generan las señales moduladoras internas (ondas cuadrada, rampa o sinusoidal), que serán útiles para realizar la verificación de su funcionamiento. Con un multiplexor se elige la fuente de señal moduladora entre

las generadas internamente y la obtenida de un codificador de audio. La señal moduladora se filtra con un filtro FIR que compensa la respuesta en frecuencia del filtro CIC interpolador. La señal moduladora se genera y filtra con una tasa de muestreo de 48 kHz y el filtro interpolador CIC la interpola por un factor 2000 para muestrearla a una tasa de 96 MHz y modularla con el modulador configurable de FM-AM. La salida del modulador se filtra con un filtro que compensa la respuesta en frecuencia del DAC. Un multiplexor adicional (no representado en esta figura) permitirá seleccionar la señal que se conecta al conversor DAC, entre la salida del modulador y la salida del filtro compensador del DAC. Por último, el bloque de control lee los parámetros de configuración que se envían desde el PC mediante el puerto serie y configura el equipo.




A continuación, se muestra un esquema detallado de la ruta de datos completa del modulador (módulo DP_COMPLETMOD) en el que se detallan las interconexiones entre bloques y sus formatos numéricos.



Para configurar el modulador, los valores de la frecuencia moduladora, portadora, índices de modulación de FM y AM y el registro de control deben ser escritos en los registros de configuración. El registro de control es el último en ser escrito para completar la configuración. Los formatos numéricos de los parámetros de configuración y la configuración del registro de control se muestran a continuación:

REGISTER	SIZE	FUNCTION	NUM. FORMAT
R_CONTROL	1 byte	Control register	--
R_FREQ_MOD	3 bytes	DDS frequency configuration for test signals	U[24,24]
R_FREQ_POR	3 bytes	DDS frequency configuration for carrier frequency	U[24,24]
R_IM_AM	2 bytes	AM modulation index	U[16,15]
R_IM_FM	2 bytes	FM modulation index	U[16,16]

Control register R CONTROL



C[0]: 1 → ON, 0 → OFF → **rst**

C[1]: 1 → FM MODE, 0 → AM MODE → **c_fm_am**

C[3:2]: SOURCE CONTROL → **selection**

00 → DDS SENO → **mux**

01 → DDS RAMP A → **input of**

10 → DDS CUADRADA → **source:**

11 → AUDIO CODEC → **c_source**

C[4]: COMPENSADOR DAC → **c_comp_dac**

1 → ON, 0 → OFF

Ficheros necesarios para realizar las prácticas:

- E6.zip: Proyecto de Quartus para verificación con la tarjeta DE2_115
- DP_COMPLETMOD.v: Interfaz del modelo Verilog de la ruta de datos completa del modulador
- *TB_DP_COMPLETMOD.v: Banco de pruebas del módulo DP_COMPLETMOD
- *TB_DP_COMPLETMOD.do: Configuración de las formas de onda del banco de pruebas del módulo
- MOD_COMP.v: Módulo “top” con la conexión de todos los componentes de sistema
- GEN_CE.v: Módulo parametrizable de generador de señales de “clock enable”

- CONF_CONTROL.v: Modelo Verilog completo del módulo CONF_CONTROL (no utilizar el de la práctica E5)
- Ficheros de los bloques implementados en todas las prácticas anteriores
- modelo_dp_completmód.mdl: Modelo Simulink de DP_COMPLETMÓD
- configura_modelo_dp_completmód.m: Script de Matlab para configurar y lanzar el modelo de Simulink de DP_COMPLETMÓD
- conf_mod_filter_design.m: Script de Matlab para la obtención de los coeficientes de los filtros
- configura_modulador.m: script de Matlab para la configuración de los registros a través del puerto serie

NOTA: Los ficheros marcados con un “*” no están disponibles en PoliformaT y los tendrá que generar el alumno.

Tareas a realizar

Teniendo en cuenta las especificaciones y descripción del sistema realizada anteriormente:

- 1) Codificar en Verilog la ruta de datos DP_COMPLETMÓD instanciando los componentes diseñados en las prácticas anteriores, incluyendo los multiplexores y respetando los formatos numéricos indicados en la interconexión de los diferentes bloques. Realice un banco de pruebas para comprobar su correcto funcionamiento. Tome como referencia el modelo de Simulink modelo_dp_completmód.mdl y realice un banco de pruebas para verificar el módulo.
- 2) Abra el código MOD_COMP.v y dibuje el diagrama de interconexión entre los bloques instanciados en dicho módulo entre las líneas de código 95 y 174. Indique qué papel juega el módulo GEN_CE en el modulador.
- 3) Complete el script de Matlab (configura_modulador.m) para configurar los registros del modulador. Este script debe realizar las siguientes tareas a partir de unos valores dados de los parámetros a configurar: a) obtener los valores de los bytes de configuración a partir de los valores de los parámetros configurables; b) escribir dichos bytes en los registros del dispositivo FPGA; c) leer los registros del dispositivo FPGA; y, por último, d) generar de nuevo los valores de los parámetros a partir de los bytes recibidos y mostrar en la consola de Matlab los valores recibidos. Utilice el bloque de comunicación realizado en la práctica anterior y una tarjeta DE2-115 para verificar que los parámetros de configuración están correctamente escritos en los registros de configuración y leídos desde el PC.
- 4) Genere un nuevo proyecto de Quartus, con nombre MOD_COMP. Cíérrelo y sustituya el contenido de “Sustituir_por_vuestro_MOD_COMP.qsf” por el de “MOD_COMP.qsf”. Abra el proyecto de nuevo y añada al proyecto todos sus ficheros, compílelo y compruebe su funcionamiento utilizando la herramienta SignalTap. Verifique el modulador cambiando sus parámetros de configuración y comprobando su correcto funcionamiento.
- 5) Pruebe su diseño con la tarjeta de conversores AD-DA y verifique su funcionamiento transmitiendo una señal de FM. Hable con el profesor para completar esta tarea.