




- Procesador
- Memoria
- Dispositivos de E/S
- Deben existir líneas o caminos de interconexión entre éstos módulos.
- El conjunto de líneas que interconectan los diversos módulos se denomina estructura de interconexión.
- El diseño de dicha estructura dependerá de los intercambios que deban producirse entre los módulos.

Curso 2009 - 10

Jose Luis Bosque











# 1. Interconexión de unidades funcionales

Para realizar todo este trasiego de información, las estructuras de interconexión deben dar cobertura a los siguientes tipos de transferencias:

- Memoria a procesador: el procesador lee una instrucción o un dato desde la memoria.
- Procesador a memoria: el procesador escribe un dato en la memoria.
- E/S a procesador: el procesador lee datos de un dispositivo periférico a través de un módulo de E/S.
- Procesador a E/S: el procesador envía datos a un periférico.
- Memoria a E/S y viceversa: en estos dos casos un módulo de E/S puede intercambiar datos directamente con la memoria sin que tenga que intervenir el procesador, utilizando el acceso directo a memoria.

Curso 2009 - 10

Jose Luis Bosque

7



Organización de computadores. Tema 1: Estructuras de interconexión.



### 2. Concepto y tipos de buses.



Un <u>bus</u> es un camino de comunicación e intercambio de información entre dos o más dispositivos.

- Una característica clave es que se trata de un medio compartido.
  - Al bus se conectan varios dispositivos y cualquier señal transmitida por uno de ellos está disponible para el resto.
  - El problema está en que si dos dispositivos transmiten al mismo tiempo, las señales pueden solaparse y distorsionarse.
  - Consiguientemente, sólo un dispositivo puede transmitir con éxito en un momento dado.

Curso 2009 - 10


Jose Luis Bosque

В





### 2. Concepto y tipos de buses.



- Se pueden utilizar varias líneas del bus para transmitir dígitos binarios simultáneamente.
  - Por ejemplo, un dato de 8 bits puede transmitirse mediante 8 líneas del bus.
- Los computadores poseen diferentes tipos de buses que proporcionan comunicación entre componentes.
- El bus que conecta los componentes principales de computador (procesador, memoria y E/S) se denomina bus de sistema.

Curso 2009 - 10

Jose Luis Bosque


α



Organización de computadores. Tema 1: Estructuras de interconexión.



### 2. Concepto y tipos de buses.



- Ventajas:
  - Versatilidad: sencillez de añadir e intercambiar periféricos.
  - Bajo coste: supone un camino de datos común.
- Problemas:
  - Crea un cuello de botella en la comunicación => limita el rendimiento de memoria y E/S.
  - Posibilidad de colisiones

Curso 2009 - 10

Jose Luis Bosque





### 2. Concepto y tipos de buses.

### Problemas de diseño:

- La velocidad máxima del bus viene limitada por factores físicos:
  - · Longitud del bus.
  - N° de dispositivos conectados.
- Hay que llegar a un compromiso entre número de transferencias y ancho del bus.
- Deben soportar dispositivos muy heterogéneos en latencias y anchos de banda.

Curso 2009 - 10

Jose Luis Bosque


11



Organización de computadores. Tema 1: Estructuras de interconexión.




### 3. Estructura de un bus.




- A cada línea se le asigna un significado o función.
- Las líneas se pueden clasificar en tres grupos:
  - <u>Bus de control</u>: comunica señales de control para indicar el estado o tipo de información.
  - <u>Bus de datos</u>: comunican información, datos, órdenes complejas.
  - Bus de direcciones: sólo transmiten direcciones.
  - Además pueden existir líneas de alimentación para suministrar energía a los módulos conectados al bus.

Curso 2009 - 10

Jose Luis Bosque









#### 3. Estructura de un bus.

El Bus de dirección se utiliza para designar la fuente o el destino del dato situado en el bus de datos.

- Por ejemplo, si el procesador necesita leer una palabra de memoria, coloca la dirección de dicha palabra en el bus de direcciones.
- La anchura del bus de direcciones determina la capacidad máxima de la memoria del sistema.
- Además, estas líneas direccionan también los puertos de E/S:
  - · Los bits de orden más alto se utilizan para distinguir el módulo de memoria o E/S.
  - · Los de orden más bajo se usan para indicar la dirección dentro

Curso 2009 - 10

Jose Luis Bosque

15



Organización de computadores. Tema 1: Estructuras de interconexión.




### 3. Estructura de un bus.



- El Bus de control son un conjunto heterogéneo de señales que sirven para controlar el acceso y el uso de las líneas de datos y de direcciones.
- Las señales de control transmiten tanto órdenes como información de temporización entre los módulos del sistema.
- Las señales de temporización indican la validez de los datos y las direcciones.
- Las señales de órdenes especifican las operaciones a realizar.

Curso 2009 - 10

Jose Luis Bosque



- Transferencia reconocida (Transfer ACK).
- Solicitud de bus (Bus request).
- Concesión del bus (Bus grant).
- Solicitud de interrupción (Interrupt request).
- Interrupción reconocida (Interrupt ACK).
- Reloj (Clock).
- Inicio (Reset).

Curso 2009 - 10

Jose Luis Bosque

17





Los buses tienen fundamentalmente dos modos de operar:


- Operación de Lectura: la CPU quiere leer un dato de memoria.
  - 1. Obtener el uso del bus
  - 2. Transferir la solicitud al otro módulo mediante las líneas de control y dirección adecuadas
  - 3. Esperar a que el otro módulo responda con el dato solicitado.
- Operación de Escritura: la CPU quiere escribir un dato en memoria
  - 1. Obtener el bus
  - 2. Transferir el dato a través del bus.


Curso 2009 - 10

Jose Luis Bosque













### 5. Jerarquía de buses.

Si se conectan un gran número de dispositivos al bus sus prestaciones disminuyen, por varios motivos:

- Cuantos más dispositivos estén conectados en el bus mayor es el retardo de propagación que determina el tiempo de acceso al bus.
- El bus puede convertirse en un cuello de botella a medida que las peticiones de transferencia acumuladas se aproximan a la capacidad del bus.
- Los módulos que se conectan a un bus tienen unas necesidades muy distintas en cuanto a latencia y ancho de banda de comunicación.

Curso 2009 - 10

Jose Luis Bosque


23



Organización de computadores. Tema 1: Estructuras de interconexión.




### 5. Jerarquía de buses.




- Un bus local que conecta el procesador con una memoria cache y al que pueden conectarse también uno o más dispositivos locales.
- El controlador de la memoria cache conecta la cache tanto con el bus local como con el bus de sistema, haciendo de puente entre estos dos buses.
- Al bus de sistema se conectan todos los módulos de memoria principal.
- Las transferencias entre E/S y memoria no interfieren con la actividad del procesador.

Curso 2009 - 10

Jose Luis Bosque










## 5. Jerarquía de buses.



- La solución ha sido añadir un bus de alta velocidad con un adaptador al bus del sistema.
  - Un bus local, que conecta el procesador a un controlador de cache integrado junto con el adaptador, que permite la conexión al bus de alta velocidad, que a su vez está conectado con el bus de sistema que soporta la memoria principal.
  - Este bus permite la conexión de periféricos que necesitan una tasa de transferencia alta.
  - Los dispositivos con menos prestaciones se conectan al bus de expansión, que utiliza un interfaz para adaptar el tráfico entre el bus de expansión y el de alta velocidad.

Curso 2009 - 10

Jose Luis Bosque


27



Organización de computadores. Tema 1: Estructuras de interconexión.




### 5. Jerarquía de buses.




- Así se puede tolerar la diferente velocidad entre el procesador y el bus de altas prestaciones así como las variaciones en la definición de las líneas de los buses.
- Los cambios en la arquitectura del procesador no afectan al bus de altas prestaciones y viceversa.

Curso 2009 - 10

Jose Luis Bosque









### 6. Elementos de Diseño

#### \_\_\_

#### Tipos de Buses:

- Las líneas de buses se pueden dividir en dos tipos:
  - Dedicadas: está permanentemente asignada a una función o un subconjunto físico de componentes del computador.
  - Multiplexadas: las mismas líneas pueden transportar diferentes tipos de información.
- Ejemplo: líneas de direcciones y datos.
- Ventajas de la multiplexación es que utiliza menos líneas por lo que ahorra espacio y costes.
- El problema es que es más lento y además necesita una circuitería más compleja en cada módulo.

Curso 2009 - 10

Jose Luis Bosque

21



Organización de computadores. Tema 1: Estructuras de interconexión.



### 6. Elementos de Diseño




#### Método de arbitraje:

- En todos los sistemas más de un módulo puede necesitar el control del bus en un mismo instante de tiempo.
- Puesto que en un instante de tiempo dado solamente una unidad puede transmitir a través del bus, se requiere algún método de arbitraje.
- En un sentido amplio los diferentes métodos se pueden clasificar en:
  - · Centralizados
  - · Distribuidos.

Curso 2009 - 10

Jose Luis Bosque





### 6. Elementos de Diseño

#### Método de Arbitraje:

- Es necesario reservar el bus para evitar accesos simultáneos.
- <u>Maestro del bus</u>: controla el acceso al bus y decide a quien se le concede en cada ciclo.
- Esquema de maestro único: el procesador.
  - · Controla todas las peticiones.
  - · Es muy sencillo.
  - Debe intervenir el todas las transacciones => cuello de botella y desaprovechamiento de recursos.
- Esquema de varios maestros con arbitraje.

Curso 2009 - 10

Jose Luis Bosque

33






#### 6. Elementos de Diseño

#### <u>Método de Arbitraje</u> :

- Decide cual será el siguiente maestro que puede acceder al bus.
- Protocolo:
  - Solicitud del bus al maestro (BusReg)
  - · Concesión del bus (BusGrant/BusAck)
  - · Utilización del bus (BusBusy)
  - Liberación del bus (BusBusy=0)
- Imparcialidad:
  - Se deben respetar las prioridades.
  - Todos los dispositivos deben tener acceso al bus en algún momento.

Curso 2009 - 10

Jose Luis Bosque





#### 6. Elementos de Diseño


#### 1. Arbitraje en serie:

- Un sólo controlador del bus determina que dispositivo tiene acceso.
- El bus posee una línea de solicitud del bus que puede activarse por uno o varios dispositivos a la vez:
  - El árbitro no sabe el número de dispositivos que han solicitado el acceso al bus.
  - · Sólo se distingue si existen o no solicitudes de acceso al bus.
- Cuando el árbitro detecta una solicitud, si el bus está libre, concede su uso a través de la señal de autorización.
- Esta línea esta conectada en serie a todos los dispositivos.

Curso 2009 - 10

Jose Luis Bosque

35






#### 6. Elementos de Diseño


#### 1. <u>Arbitraje en serie</u>:


- Prioridad en función de la posición: el dispositivo más cercano tiene la prioridad más alta.
- Acceso al bus:
  - · Comprobar si la señal de concesión esta activa.
  - En caso afirmativo bloquearla.
  - Acceder al bus.
- En caso contrario, la señal de autorización se propaga al siguiente módulo, que opera de forma análoga.
- No garantiza la imparcialidad.


Curso 2009 - 10

Jose Luis Bosque













#### 6. Elementos de Diseño

#### Buses síncronos:

- El bus incluye una línea de reloj que marca su frecuencia de funcionamiento y la ocurrencia de un evento.
- Un intervalo completo 1-0 se denomina ciclo de reloj o ciclo de bus y define el intervalo de tiempo unidad.
- Todos los eventos comienzan al principio del ciclo de reloj.
- Implementación sencilla, permite gran velocidad de conmutación y poca circuitería de conexión.
- Problemas:
  - Todos los dispositivos conectados al bus deben trabajar a la misma velocidad.
  - Problemas con el sesgo del reloj hacen que sean buses cortos y no muy rápidos.

Curso 2009 - 10

Jose Luis Bosque

41



Organización de computadores. Tema 1: Estructuras de interconexión.



#### 6. Elementos de Diseño





#### Buses Síncronos:


- En el primer ciclo la CPU activa las señales de comienzo y de lectura.
- Asimismo sitúa la dirección de memoria en las líneas del bus de direcciones.
- En el caso de una lectura:
  - El procesador activa la señal correspondiente al comienzo del segundo ciclo.
  - El módulo de memoria reconoce la dirección y tras un retardo de un ciclo para realizar la operación, sitúa en el bus de datos el dato solicitado.
  - El procesador lee el dato de dichas líneas y desactiva la señal de lectura.


Curso 2009 - 10

Jose Luis Bosque














### 6. Elementos de Diseño



- · Sin embargo, es menos flexible que la asíncrona.
- Debido a que todos los dispositivos en un bus síncrono deben utilizar la misma frecuencia de reloj, el sistema no puede aprovechar las mejoras en las prestaciones de los dispositivos.
- Con la temporización asíncrona, pueden compartir el bus una mezcla de dispositivos lentos y rápidos utilizando tanto las tecnologías más antiguas como las más recientes.

Curso 2009 - 10

Jose Luis Bosque

47



Organización de computadores. Tema 1: Estructuras de interconexión.



### 6. Elementos de Diseño




#### Anchura del bus:

- Cuanto más ancho sea el bus de datos mejora las prestaciones del sistema en el sentido de que puede transmitir más bits simultáneamente, incluso puede transmitir múltiples palabras a la vez.
- Por otro lado, cuanto mayor es el bus de direcciones mayor es el número de dispositivos que puede direccionar.

Curso 2009 - 10

Jose Luis Bosque





### 6. Elementos de Diseño

### <u>Tipos de Transferencias de datos:</u>

- Operaciones básicas:
  - · Lectura de un dato de memoria.
    - · Escritura de un dato en memoria.
- Lectura-modificación-escritura:
  - Es una lectura seguida de una escritura en la misma dirección de memoria.
  - La dirección se proporciona una sola vez al comienzo de la operación.
  - La operación completa es indivisible de cara a evitar cualquier acceso al dato por otros posibles maestros del bus.

Curso 2009 - 10

Jose Luis Bosque

49



Organización de computadores. Tema 1: Estructuras de interconexión.



### 6. Elementos de Diseño



#### Tipos de Transferencias de datos:

- Lectura-después-de-escritura:
  - Operación indivisible que consiste en una escritura seguida inmediatamente de una lectura en la misma dirección.
  - La operación de lectura se puede realizar con el propósito de comprobar el resultado.
- Transferencias de bloques de datos.
  - · Un ciclo de dirección viene seguido por N ciclos de datos.
  - El primer dato se transfiere a o desde la dirección especificada; mientras que el resto se pone de las dirección contiguas hasta finalizar el tamaño del bloque.

Curso 2009 - 10

Jose Luis Bosque







### 6. Elementos de Diseño

#### Prestaciones:

- <u>Palabra (ancho del bus)</u>: número de bits que puede transferir un bus en un solo acceso.
- <u>Ciclo de bus (latencia)</u>: tiempo necesario para transferir una palabra.
- <u>Ancho de banda</u>: cantidad de información (bytes) transmitida por unidad de tiempo
- Operaciones de bus: tiempo necesario para realizar una transferencia elemental entre dos dispositivos.
  - Etapas: petición del bus, arbitraje, direccionamiento, transferencia, detección de error, notificación.

Curso 2009 - 10

Jose Luis Bosque