



Estructura de Computadores

Departamento de Arquitectura y Tecnología de computadores





• OBJETIVOS:

- Comprender el diseño y funcionamiento, a nivel de micromáquina o también denominado de transferencia entre registros (RTL), de la unidad de tratamiento y de la unidad de control, es decir, de la unidad central de procesamiento (CPU), de un computador sencillo.
- Distinguir la diferencia entre diseño cableado y microprogramado de la unidad de control.





CONTENIDOS

- 3.1 Introducción
- 3.2 Unidad de tratamiento
- 3.3 Unidad de control cableada
- 3.4 Unidad de control microprogramada

BIBLIOGRAFÍA

[PRI06]: Capítulo 9

[HAM03]: Capítulo 7





CONTENIDOS


3.1Introducción

- 3.2 Unidad de tratamiento
- 3.3 Unidad de control cableada
- 3.4 Unidad de control microprogramada





 Esquema general de un ordenador sencillo (Von Newmann):



Nos vamos a centrar en el procesador: UC y ALU





- Unidad de tratamiento, unidad de procesamiento, camino de datos, unidad aritmético-lógica o ALU (Arithmetic Logic Unit):
 - Contiene los circuitos electrónicos con los que se hacen las operaciones de tipo aritmético (sumas, restas, etc.) y de tipo lógico (comparar dos números, hacer operaciones del Algebra de Boole binaria, etc.)
 y
 - Los elementos auxiliares (registros) donde se almacenan temporalmente los datos con los que opera.





Unidad de Control (UC):

- detecta señales de estado (eléctricas) procedentes de las distintas unidades.
- capta de la memoria una a una las instrucciones máquina del programa, y
- genera señales de control dirigidas a todas las unidades, monitorizando las operaciones que implican la ejecución de la instrucción.





- La UC contiene un reloj que sincroniza todas las operaciones elementales de la computadora.
 - El periodo del reloj se denomina tiempo de ciclo (entre décimas de ns y varios µs).
 - La frecuencia del reloj (MHz ó GHz) determina, en parte, la velocidad de funcionamiento del computador.





- La UC interpreta y controla la ejecución de instrucciones leídas de memoria en dos fases:
 - Fase de captación de instrucción: leer la dirección de la instrucción a ejecutar, leerla de memoria, llevarla al registro adecuado para su ejecución e incrementar PC para que apunte a la siguiente instrucción.

 $AR \leftarrow PC$ $DR \leftarrow M(AR)$ $IR \leftarrow DR$ $PC \leftarrow PC + 1$

- Fase de ejecución: la instrucción se decodifica y ejecuta bajo el control de la UC y par ello
 - se realizan las operaciones específicas correspondientes al código de operación (codop) de la instrucción captada y
 - se generan las señales de control oportunas.





- Existen dos formas de diseñar la UC:
 - Control cableado:
 - se utilizan métodos de diseño de circuitos digitales secuenciales a partir de diagramas de estado
 - El circuito final se obtiene conectando componentes básicos (puertas, biestables, ...), y muy a menudo PLA.
 - Control microprogramado:
 - Las señales de control se almacenan en una memoria ROM (memoria de control)
 - Las microórdenes implementan las distintas instrucciones
 - Método estándar en CISC.







CONTENIDOS

- 3.1 Introducción
- 3.2 Unidad de tratamiento
- 3.3 Unidades de control cableadas
- 3.4 Unidades de control microprogramada





- El conjunto de elementos de un procesador no dedicados al control se suele denominar unidad-aritmético lógica o unidad de tratamiento o camino de datos.
- Usualmente el termino unidad aritmético-lógica o ALU se reserva sólo para los circuitos específicos que realizan este tipo de operaciones.
- La unidad de tratamiento o camino de datos, por tanto, contiene la ALU, un banco de registros, los biestables indicadores, multiplexores, etc.





- Usualmente en la ALU se realizan operaciones muy sencillas, con los datos del banco de registros, como rotaciones y desplazamientos de uno o varios bits a la vez, comparaciones, sumas, restas, multiplicaciones y divisiones.
- En los microprocesadores actuales en el procesador suele incluirse una unidad de coma flotante (FPU) que realiza operaciones aritméticas más complejas (operaciones con datos en punto flotante, etc.). Antes esta unidad se incluía en un chip aparte (coprocesador aritmético).





- Para comprender bien el diseño y funcionamiento de una unidad de tratamiento vamos a ver el diseño a nivel de micromáquina de un ordenador didáctico elemental: CODE-2.
- A nivel de micromáquina se usan los elementos del nivel inmediatamente inferior, es decir, el nivel de lógica digital. Es decir, nuestros elementos de partida son los siguientes:





Elemento	Esquema	Descripción
Decodificador binario	b b0 b1 b2 b3	Todas las salidas son 0, excepto la que corresponde al valor decimal de la entrada. Si bh=00, b0=1; si bh=01, b1=1; si bh=10, b2=1; y si bh=11, b3=1
Multiplexor o Selector Adaptador Tri-estado B1 B2 C B1 C B1 C B2 B2		En el bus de salida (B3) aparece la información de uno y sólo uno de los buses de entrada; así, en el caso de buses de 16 bits, si c=0, B3(15:0)=B1(15:0), y si c=1, B3(15:0)=B2(15:0)
		Si c=0, la salida está en estado de alta impedancia, pudiendo el bus B2 estar eléctricamente conectado a la salida de otro circuito. Si c=1, la información del bus B1 aparece en el bus B2






ALU	B1 B2 M ALU P Q B3	En B3 se obtiene el resultado de efectuar una operación entre los datos de los buses B1 y B2. La operación concreta de salida se determina con las señales de control m, n, p y q
Registro	B1 C B2	Cuando c=1, la información del bus de entrada (B1) se graba en el registro, apareciendo siempre en el bus de salida (B2) la información almacenada (16 bits, caso de buses de 16 bits)
Biestable asíncrono	rs cl Q	Si rs=1, queda almacenado en el biestable un 1; y si cl=1, queda almacenado un 0.












Elementos básicos de CODE-2






de Granada

Universidad 3.2 Unidad de tratamiento









- La unidad de tratamiento se comunica internamente a través de dos buses:
 - Bus 1: conecta la salida de la ALU (B1) con las entradas a RF, DR, AR, IR y PC. Para llevar la información de la ALU a uno de los registros:
 - la señal de control del selector debe conectar el bus a la entrada del registro
 - dar un pulso en la señal de control de carga del registro
 - Bus 2: conecta las salidas de RF, DR, AR, IR con las entradas de la ALU.
 - El acceso al bus se controla mediante señales triestado (b0, b1, b2, b3)




Universidad de tratamiento



Ejemplos:


- Acceso a bus 1: Ilevar la salida del la ALU (B1) al PC.
 - Activar irl (Sel5)
 - Pulso de carga de PC (g=1)
- Acceso al bus 2: llevar el contenido de DR a RT
 - b1 = 1
 - Pulso de carga de RT (e=1)









 Módulo C1: interconexiones entre Bus2 y Sel4



Módulo C2:

conexiones entre Sel2 y Sel3











- RF contiene 16 registros de 16 bits
 - RA(4 bits) selecciona registro a leer (r0, r1,...,rE, rF)
 - WA(4 bits) selecciona registro a grabar
 - Señales de control:
 - a1=1 WA ← bus1
 - a2=1 leer registro especificado en RA
 - b0=1 bus2 ← RF
- DR:
 - d: carga paralela de DR
 - b1=1: bus2 ← DR
 - t=1: bus datos ← DR











- AR: f: carga en paralelo de AR
- PC:
 - g: carga paralela de PC
 - b2=1 bus2 ← PC
- IR:
 - i: carga paralela de IR
 - b3=1 bus2 ← IR
- FF:
 - s: carga de FF según resultado de ALU










ALU: opera con el contenido de RT y el dato que llega del

 Rust (a través de C1 y Sal4)

Bus1 (a través de C1 y Sel4).

Señales	Operaciones en la ALU
mnpq	(B1)
0000	BA
0001	BA+1
0010	BB-1
0011	BB
0100	BB+1
0101	BB-1
0110	Suma de BA y BB (C2)
0111	Resta BA-BB (C2)
1000	NAND; es decir, (BA·BB)'
1001	Desplazamiento a izquierda
1010	Desplazamiento a derecha
1011	Desplazamiento aritmético a dcha.







Funcionamiento de los multiplexores:

С	Operaciones Sel1
•	DR ← bus1
1	DR ← bus datos

uvk	Operaciones Sel2
0 0 0	RA \leftarrow IR(3:0)
0 0 1	RA \leftarrow IR(7:4)
0 1 0	RA \leftarrow IR(11:8)
0 1 1	RA \leftarrow H'D
1 0 0	RA \leftarrow H'E

у	Operaciones Sel3
0	WA ← IR(11:8)
1	WA ← H'F

kl	Operaciones Sel4
00	$alu(BA) \leftarrow bus2(15:0)$
01	alu(BA) \leftarrow H'00: bus2(7:0)
10	alu(BA) \leftarrow Bus2(7:0):H'00

ir1	Operaciones Sel5
0	PC ← bus1
1	PC ← H'F800

ir2	Operaciones Sel6
0	IR ← bus1
1	DR ← H′D000



Universidad de Granada



	Señales	Operaciones	Explicación
	a1	a1=1, adaptador B0 bus2←RF	Leer el registro RA de RF
	a2	a2=1, RF←bus1	Almacenar en el registro WA de RF
	bh	$bh=00 (b0=1)$, $bus2 \leftarrow RF$	Selección del adaptador triestado b0
		$bh=01 (b1=1)$, $bus2 \leftarrow DR$	Selección del adaptador triestado b1
		$bh=10 (b2=1)$, $bus2 \leftarrow PC$	Selección del adaptador triestado b2
		$bh=11 (b3=1)$, $bus2 \leftarrow IR$	Selección del adaptador triestado b3
1	С	c=0, DR←bus1; c=1, DR←bus datos	Para captar nueva instrucción (pasar a c0)
	cl	poner a 0 contador de estado	Para entrar en espera
	d	d=1, cargar DR	
	е	e=1, cargar RT	
	esp_rs	esp_rs=1, pone a 1 biestable esp	
	f	f=1, carga de AR	
	g i	g=1, carga de PC i=1, cargar IR	
ir1		$ir1=0$, PC \leftarrow bus1; $ir1=1$, PC \leftarrow H'F800	Dirección de salto de interrupción
	ir2	ir2=0, IR←bus1; ir2=1, IR←H′D000	Provocar llamada a subrutina
	ir_cl	ir_cl = 1, pone a 0 biestable ir	Final de ciclo de interrupción
	kj	Sel4	Reordenación de bytes del Bus2 (IR)
	mnpq	ALU	Selección de función de ALU
	S	carga FF	Biestables de estado de la ALU
	t	t=1; bus de datos ←DR	Selección de registro de RF a leer
	uvx	Sel2	Selección de registro de RF a escribir.
	У	$y=0$, WA \leftarrow rx; $y=1$, WA \leftarrow F'H	ŭ





• **Ejercicio 1**: ¿Qué señales de control se activan en la fase de captación de instrucción? Es decir:

$$AR \leftarrow PC$$
 $DR \leftarrow M(AR)$
 $IR \leftarrow DR$
 $PC \leftarrow PC + 1$





CONTENIDOS

- 3.1 Introducción
- 3.2 Unidad de tratamiento
- 3.3 Unidad de control cableada
- 3.4 Unidad de control microprogramada





- La Unidad de Control analiza o interpreta la instrucción máquina almacenada en IR y los valores de los biestables (FF, esp, ir) y genera las 29 señales de control que monitorizan el funcionamiento de los distintos elementos del computador.
- Estas señales de control (o microórdenes) producen microoperaciones en un orden predeterminado de forma sincronizada con un estado máquina.
- Vamos a ver cómo se diseña la unidad de control de CODE-2 de forma cableada.



Universidad de Control cableada de Granada 3.3 Unidad de control cableada




 La unidad de control de CODE-2 se ha diseñado para ejecutar el siguiente repertorio de instrucciones:


Codop Iden.		ор	Nombre	Evolicación	N°	
	ruen.			Nombre	Explicación	ciclos
	10	0000	0	Cargar	$rx \leftarrow M(rD + v)$	9
	I 1	0001	1	Almacenar	$M(rD+v)\leftarrow rx$	9
	12	0010	2	Carga inmediata baja	rx(15:8)←H′00; rx(7:0)←v	6
است	13	0011	3	Carga inmediata alta	rx(15:8)←v	8
	14	0100	4	Entrada	rx←IPv	8
	15	0101	5	Salida	OPv←rx	8
	16	0110	6	Suma	rx←rs+ra	7
	17	0111	7	Resta	rx←rs-ra	7
	18	1000	8	NAND	rx←(rs·ra)′	7
	19	1001	9	Desplaza izquierda	$C \leftarrow rx(15), rx(i) \leftarrow rx(i-1), i=15,,1; rx(0) \leftarrow 0$	6
	IA	1010	Α	Desplaza derecha	$C \leftarrow rx(0), rx(i) \leftarrow rx(i+1), i=0,,14; rx(15) \leftarrow 0$	6
	IB	1011	В	Desplaza arit. dcha.	$C \leftarrow rx(0), rx(i) \leftarrow rx(I+1), i=0,,14$	6
	IC	1100	С	Salto	Si cnd se cumple, PC←rD	6
	ID	1101	D	Subrutina	Si cnd se cumple, $rE \leftarrow rE-1, M(rE) \leftarrow PC, C \leftarrow rD$	6/9
	ΙE	1110	Ε	Retorno	$PC \leftarrow M(rE)$; $rE \leftarrow rE + 1$	8
	IF	1111	F	Parar	Parar	6






Ciclo de la unidad de control simplificado:















Ejemplos:

- Instrucción IO (cargar) rx←M(rD+v)
 - Estado c5: RA ← H'D; RT ← RF
 - Estado c6: AR ← H'00: IR(7:0) + RT
 - Estado c7: DR ← M(AR)
 - Estado c8: WA ← rx; RF ← alu ← DR; cl ← 1
- Instrucción I6 (suma) rx←rs+ra
 - Estado c5: RA ← ra; RT ← RF
 - Estado c6: RA ← rs; WA ← rx; RF ← RF + RT; cl ← 1





• **Ejercicio 2**: Describir las microoperaciones necesarias para ejecutar las instrucciones 11e 18.



Universidad de Control cableada de Granada 3.3 Unidad de control cableada



Microoperaciones	Señales a generar	Situación en que debe generarse la microoperación
AR←H′00##IR(7:0)	b=h=1,k=0,l=1,m=n=p=q =0,f=1	c5·14+c5·15
AR←00′H##IR(7:0) +RT	b=h=1, k=m=0, n=p=1, q=0, f=1	c6·10+c6·11
AR←alu←PC	b=1,h=k=j=m=n=p=q=0, f=1	c1·ir′
AR←RF	a1=1,b=h=0, k=0,l=0,f=1	c6·ID·FFc+c5·IE
cl ← 1	cl=1	c8·I0+c8·I1+c5·I2+c7·I3+c7·I4+c7·I5+c6 ·I6+c6·I7+c6·I8+ +c5·I9+c5·IA+c5·IB+ c5·IC + c9·ID + c7·IE + c5·IF
DR← alu ←PC	b=1,h=0, m=n=p=q=0, c=0, d=1	c7·ID·FFc+c7·IE
DR← alu ←RF	a1=1, $b=h=0$, $m=n=p=q=0$, $c=0$, $d=1$	c6·15
DR←IP(AR)	IO/M'=1, $R/W'=1$, $c=1,d=1$	c6·14
RF←RT+1	m=p=q=0, n=1, a2=1	c6·IE
RT←PC	b=1,h=0,e=1	c2·ir′
RT←RF	a1=1,b=h=0,e=1	c5·(I0+I1+I6+I7+I8+IE)+c6·I3
WA←E′H	y=1	c5·ID·FFc+c6·IE
WA←rx	y=0	c5·(I2+I3+I9+IA+IB)+c6(I6+I7+I8)+c7·(I3+I4)+ c8·I0






• Ejemplo de implementación de una microoperación:

AR ← alu ←PC

- -b2=1 (bh=10)
- kj = 00
- m=n=p=q=0 (BA pasa a bus 1)
- f=1 para AR ← bus1
- Es decir:
 b=1, m=n=p=q=0, f=1
 cuando c1=1 e ir=0 (c1·ir')
- En resumen: b= c1·ir'; f= c1·ir'







Ejercicio 3: Indicar las microórdenes (señales de control) necesarias para implementar las siguientes microoperaciones:


> $PC \leftarrow RT + 1$ (realmente $PC \leftarrow PC + 1$) $RA \leftarrow rx$





Implementación de la UC cableada:

- Entradas:
 - Estados: c1, c2,...,c9. Se implementan con un contador de 4 bits (estado) con señal clear (cl) y reloj (rlj).
 - Código de operación de la instrucción, IR(15:12)
 - Salidas de los biestables espera (esp)
 y petición de interrupción (ir)
 - Condición en las instrucciones de salto y llamadas a subrutinas, IR(11:8).
 FF=1 si hay salto.






Universidad de Control cableada de Granada 3.3 Unidad de control cableada



- Con un decodificador podemos generar los estados (c0,...,c9)
- Con otro decodificador podemos generar los códigos de la instrucciones (IO,...,IF)
- Con un MUX podemos implementar los saltos o llamadas (FFc). Por ej. si IR(11:8)=0010 salta o llama si S=1 (y FF=1)
- esp, ir







- Hay que obtener las expresiones de las salidas (microórdenes) en función de las entradas.
- Cada microorden (a1,a2,b1,b2,c,...,y,IO/M',R/W') será una función de conmutación cuyas variables de entrada serán los estados (c0,...,c9), los bits FFc, esp e ir.
- Se obtienen fácilmente a partir de la tabla de microoperaciones.
 - Buscar en la 2^a columna donde la microorden valga 1
 - Identificar la microorden con la expresión booleana de la 3^a columna
 - Repetir los pasos anteriores para todas las filas en las que la microorden valga 1 e ir añadiendo términos con el operador "+"





- Ejemplo: obtener la función de conmutación de c.
 - Buscar en la 2º columna donde aparezca c=1:

- Identificar la microorden con la expresión booleana de la 3^a columna: c = c6 · 14
- c=1 vuelve a aparecer en: DR ← M(AR)
- $-c = c2 \cdot ir' + c7 \cdot I10 + c6 \cdot IE$
- Ya no hay más filas en las que c=1
- Función de conmutación para c:

$$c = c6 \cdot I4 + c2 \cdot ir' + c7 \cdot I10 + c6 \cdot IE$$
, minimizando:

$$c = c2 \cdot ir' + c6 \cdot (I4 + IE) + c7 \cdot I10$$

 Así se pueden obtener todas las funciones de conmutación de todas las microórdenes.





• **Ejercicio 4**: Obtener la función de conmutación de la microorden m.



Universidad 3.3 Unidad de control cableada




```
a1 = c5 \cdot (10+11+13+16+17+18+19++1A+1B+1Dc+1E) + c6 \cdot (13+15+16+17+18+1Dc)
a2 = c5 \cdot (12+13+19+1A+1B+1Dc)+c6 \cdot (16+17+18+1E)+c7 \cdot (13+14)+c8 \cdot 10
b = c1 \cdot ir'c2 \cdot ir' + c3 \cdot ir' + c5 \cdot (12 + 14 + 15) + c6(10 + 11) + c7 \cdot (13 + 1Dc + 1E)
c = c2 \cdot ir' + c6 \cdot (14 + IE) + c7 \cdot I0
cI = c5 \cdot (12 + 19 + 1A + 1B + 1C + 1F) + c6 \cdot (16 + 17 + 18) + c7 \cdot (13 + 14 + 15 + 1E) + c8 \cdot (10 + 11) + c9 \cdot ID
d = c2 \cdot ir' + c6 \cdot (15 + 14 + 1E) + c7 \cdot (10 + 1Dc + 1E + c7 \cdot 1E)
e = c2 \cdot ir' + c5 \cdot (10 + 11 + 16 + 17 + 18 + 1E) + c6 \cdot 13
esp st = c5 \cdot IF + c7 \cdot I5
f = c1 \cdot ir' + c5 \cdot (14 + 15 + 1E) + c6 \cdot (10 + 11 + 1Dc)
q = c3 \cdot ir' + c7 \cdot IE + c9 \cdot IDc
h = c4 \cdot ir' + c5 \cdot (12 + 14 + 15) + c6 \cdot (10 + 11) + c7 \cdot (13 + 14 + 1E) + c8 \cdot 10
i = c1 \cdot ir + c4 \cdot ir'
                                                              q = c5 \cdot (19 + 1B) + c6 \cdot 17
                                                              s = c5 \cdot (19 + 1A + 1B + 1Dc) + c6 \cdot (16 + 17 + 18)
ir1 = c7 \cdot IE + c9 \cdot IDc \cdot ir
                                                              t = c7 \cdot 15 + c8 \cdot (11 + 1Dc)
ir2 = c1 \cdot ir
                                                              u = c5 \cdot (Idc + IE) + c6 \cdot IDc
ir cl= c9·IDc·ir
                                                              x = c5 \cdot (10 + 11 + 1C \cdot FFc) + c6 \cdot (16 + 17 + 18) + c9 \cdot 1Dc \cdot ir'
k = c.7 \cdot 1.3
                                                              y = c5 \cdot IDc + c6 \cdot IE
l = c5 \cdot (12 + 13 + 14 + 15)
                                                               10/M' = c6.14 + c7.15
m = c5 \cdot (19 + IA + IB) + c6 \cdot I8
                                                               R/W' = c
n = c3 \cdot ir' + c6 \cdot (10 + 11 + 16 + 17 + 1E) + c7 \cdot 13
p = c5 \cdot (IA + IB + IDc) + c6 \cdot (I0 + I1 + I6 + I7)
V = c5 \cdot (10 + 11 + 13 + 19 + 1A + 1B + 1C \cdot FFc) + c6 \cdot (13 + 15) + c7 \cdot 11 + c9 \cdot 1Dc \cdot ir'
```



Universidad 3.3 Unidad de control cableada









Tema 3. Unidad central de procesamiento (CPU)

CONTENIDOS

- 3.1 Introducción
- 3.2 Unidad de tratamiento
- 3.3 Unidad de control cableada
- 3.4 Unidad de control microprogramada






- La UC genera, en cada pulso de reloj, un vector de 29 microórdenes (señales de control).
- Se pueden grabar en una memoria ROM, llamada memoria de control (MC), esos vectores.
- La UC microprogramada está formada por la memoria de control y una serie de circuitos denominado secuenciador de la memoria de control que genera las direcciones de las posiciones de las palabras de la memoria de control a leer.





Esquema de la UC microprogramada:







- El **secuenciador** de CODE-2 va generando secuencias de vectores según el diagrama de flujo.
- DMC es el registro que almacena la dirección de la memoria de control.
- El secuenciador va generando la dirección de memoria del siguiente vector.
- Una microinstrucción es un conjunto de bits correspondiente a las microórdenes que se ejecutan al mismo tiempo junto con los bits que determinan la dirección de la microinstrucción siguiente.
- En cada palabra de la MC se almacena una microinstrucción.





- Campos de una microinstrucción:
 - TD, tipo de direccionamiento
 - BE, biestable que especifica la condición de salto
 - DS, dirección de salto (caso de no ser la siguiente)
 - Microórdenes: 29 bits (señales de control)

TD	BE	DS	Microórdenes

- Un microprograma es una secuencia de microinstrucciones que capta o interpreta una instrucción del lenguaje máquina del computador.
- Todo lo relacionado con microprogramas se denomina firmware.





Tipos de direccionamiento para obtener la instrucción siguiente:

TD	Descripción	Explicación
00	$DMC \leftarrow DMC + 1$	Se incrementa en 1 el registro de dirección de MC
01	$DMC \leftarrow f[IR(15:12)]$	La dirección se obtiene en función del codop
10	DMC ← DS	Salto incondicional
11	Si CS =1; DMC \leftarrow DS	Salto condicional
	Si CS=0; DMC \leftarrow DMC+1	

Campo "condición de salto (BE)" de la microinstrucción:

BE	Biestable que impone la condición	Explicación
00	esp	Biestable de espera
01	ir	Biestable de petición de interrupción
10	FFc	Biestable indicador de la ALU (Z, S, C o V)
11		





- Falta calcular la dirección de la MC, DMC, a partir de la que se encuentran las microinstrucciones para ejecutar cada instrucción máquina.
- Microprograma de ejecución: conjunto de microinstrucciones para ejecutar cada instrucción máquina.
- Se reservan para cada microprograma de ejecución 4 microinstrucciones.

 Cada microprograma de ejecución empezará en una dirección múltiplo de 4.


Instrucción	Dirección
10	1 0000 00
I1	1 0001 00
12	1 0010 00
•••	
IF	1 1111 00






• Direcciones de los microprogramas de ejecución:

- /				
	Dirección de MC	Contenido de MC		
64 65 66 67	1 0000 00 1 0000 01 1 0000 10 1 0000 11	Microprograma instrucción 10		
68 69 70 71	1 0001 00 1 0001 01 1 0001 10 1 0001 11	Microprograma instrucción I1		
72 73 74 75	1 0010 00 1 0010 01 1 0010 10 1 0010 11	Microprograma instrucción 12		
124 125 126 127	1 1111 00 1 1111 01 1 1111 10 1 1111 11	Microprograma instrucción IF		














- Funcionamiento de la UC microprogramada:
 - Leer de la memoria de control la dirección DMC, y
 - Cargar RMC con la palabra leída de memoria.

No se pueden hacer a la vez. Se utilizan dos señales de reloj desfasadas (Φ_1 y Φ_2).







- Funciones que sintetizan la UC:
 - MX = 1 se carga la dirección en función del codop (TD=01):
 MX = TD(1)'· TD(0)
 - DMC debe incrementarse (ID=1) cuando TD=00 ó cuando TD=11 siendo CS=0:

 $ID = TD(1)' \cdot TD(0)' + TD(1) \cdot TD(0) \cdot CS'$

 Cuando CD=1 se carga el registro DM y eso sucede cuando no haya que incrementar DMC, es decir: CD=ID'.










 A partir del diagrama de flujo se pueden realizar los microprogramas.



Ciclo TD BE






Instrucción/Ciclo

TD

BE



~								Microinstrucción D / 61
	Di	rección	Instrucción	Microoperación	Dire	eccio	namiento	Microórdenes
					TD	BE	DS	al a2 b c cl d e esp_st f g h i ir1 ir2 ir_cl ir_st k IO/M' R/W'
	0	0 0000 00		¿esp=1?	11	00	000 0000	0 0 00 000 0 0 0000 0 0 0 0 0 1
	1	0 0000 10		¿ir=1?	11	01	000 0110	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
	2	0 0000 01		AR←PC	00			0 0 10 000 0 1000 0 0 0 0 0 0 1
	3	0 0000 11	captación	DR←M; RT←PC	00			0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1
~	4	0 0001 00		PC←RT+1	00			0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1
	5	0 0001 01		IR←DR	01			0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1
	6	0 0001 10		IR←H'D000	01			0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1
	64	1 0000 00		RA←H'D;RT←RF	00			1 0 00 001 0 00000 0 0 0 0 0 1
	65	1 0000 01	10	AR←00#IR(7:0)+RT	00			0 0 10 000 0 1010 0 0 0 0 0 0 1
	66	1 0000 10	10	DR←M	00			0 0 01 010 0 00000 0 0 0 0 0 1
1	67	1 0000 11		WA←rx,RF←DR,cl←1	10		000 0000	0 1 00 100 0 00 100 0 0 0 0 0 1
	68	1 0001 00		RA←H'D;RT←RF	00			1 0 00 001 0 00000 0 0 0 0 0 1
	69	1 0001 01	11	AR←00#1R(7:0)+RT	00			0 0 10 000 0 1010 0 0 0 0 0 0 1
_	70	1 0001 10	- 11	RA←rx,DR←RF	00			1 0 00 010 0 0000 0 0 0 0 0 0 1
	71	1 0001 11		M←DR, cl←l	10		$000\ 0000$	0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
	72	1 0010 00		WA←rx, RF←00#IR(7:0), cl←1	10		000 0000	0 1 10 100 0 0010 0 0 0 0 0 0 1
	73	1 0010 01	12					
	74	1 0010 10	12					
	75	1 0010 11						
	76	1 0011 00		$RA\leftarrow rs;WA\leftarrow rx,RF\leftarrow 00\#RF(7:0)$	00			1 1 00 000 0 00000 0 0 0 0 0 1
	77	1 0011 01	13	RA←rx,RT←RF	00			1 0 00 001 0 0000 0 0 0 0 0 1
	78	1 0011 10	15	WA←rx, RF←IR(7:0)#00+RT, cl←0	10		000 0000	0 1 10 100 0 0000 0 0 0 0 0 0 1
	79	1 0011 11						
	124	1 1111 00		espert; clert	10		000 0000	0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1
	125	1 1111 01	11					
	126	1 1111 10	''					
	127	1 1111 11						





- Microprogramación horizontal: en CODE-2 los bits de las microórdenes actúan directamente sobre los elementos que controlan.
- Microprogramación vertical: para conseguir disminuir la longitud de las microinstrucciones las señales se agrupan y codifican en campos específicos. Las señales que actúan sobre los elementos se obtienen con ayuda de decodificadores.
- La UC microprogramadas son más fáciles de diseñar y actualizar que las cableadas pero son más lentas.






m

Nanoprogramación
Objetivo: reducir el tamaño de la memoria de control

- Implica una memoria a dos niveles: memoria de control y nanomemoria. w bits



w bits

Nanoprograma

Microprograma original con n µinstrucciones de w bits. Tamaño = n·w

m<<n µinstrucciones únicas de 2^w posibles trucción por su direc-ción diferentes (cada una se Tamaño: n·2log, m2 Tamaño: m·w

Se reemplaza cada µins- Contiene las m µinstrucciones en la nanomemoria incluye una sola vez).


Ahorro de memoria: n·w – (n·\log_2 m\racklet+m·w)






Nanoprogramación. Ejemplo 1

0000	0000 0010
0001	0011 0111
0010	0010 0100
0011	0100 1010
0100	0000 0011
0101	0000 0010
0110	0011 0111
0111	0100 1010
1000	0100 1010
1001	0011 0111
1010	0100 1010
1011	0011 0111
1100	0000 0011
1101	0011 0111
'	





Nanomemoria de 5×8 bits

Memoria de control de 14×8 bits (5 µinstr. únicas) Micromemoria de 14×3 bits


Ahorro de memoria: $14.8 - (14.\log_2 5 + 5.8) = 112 - 82 = 30$ bits (27%)





Nanoprogramación. Ejemplo 2

Estructura de la UC del Motorola 68000



Punteros a la nanomemoria

Ahorro de memoria: 640.70 - (640.9 + 280.70) = 44800 - 25360 = 19440 bits (43%)