Práctica 2: Lógica Digital - Secuenciales Parte 2

Primer Cuatrimestre 2024

Sistemas Digitales DC - UBA

Introducción

0

Hoy vamos a ver los principios de diseño, práctica y ejemplos de circuitos secuenciales, la estructura de la clase va ser la siguiente:

- Repaso de circuitos combinatorios
- Retroalimentación y cambio de modelo
- Circuitos secuenciales asincrónicos
- Circuitos secuenciales sincrónicos
- Latchs Flip-flops, registros y memorias
- Máquinas de estado

Sobre la clase de hoy

Introducción

0

Hoy vamos a ver los principios de diseño, práctica y ejemplos de circuitos secuenciales, la estructura de la clase va ser la siguiente:

- Repaso de circuitos combinatorios
- Retroalimentación y cambio de modelo
- Circuitos secuenciales asincrónicos
- Circuitos secuenciales sincrónicos
- Latchs Flip-flops, registros y memorias
- Máquinas de estado

Sobre la clase de hoy

Introducción

0

Hoy vamos a ver los principios de diseño, práctica y ejemplos de circuitos secuenciales, la estructura de la clase va ser la siguiente:

- Repaso de circuitos combinatorios
- Retroalimentación y cambio de modelo
- Circuitos secuenciales asincrónicos
- Circuitos secuenciales sincrónicos
- Latchs Flip-flops, registros y memorias
- Máquinas de estado

Latchs - Flip-flops

Introducción

Son circuitos que permiten trabar o asegurar el valor de su salida

Introducción

Son circuitos que permiten trabar o asegurar el valor de su salida

 Permiten el cambio de sus salidas según el nivel de las entradas.

Introducción

Son circuitos que permiten trabar o asegurar el valor de su salida


- Permiten el cambio de sus salidas según el nivel de las entradas.
- Utilizan realimentación

Introducción

Son circuitos que permiten trabar o asegurar el valor de su salida

- Permiten el cambio de sus salidas según el nivel de las entradas.
- Utilizan realimentación


Ejemplo:



Introducción

Analicemos el ejemplo anterior:


Latch RS implementado con NOR:



S	R	Q	\overline{Q}
1	0		
0	1		
0	0		
1	1		

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:




S	R	Q	\overline{Q}
1	0		0
0	1		
0	0		
1	1		



Introducción

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:




S	R	Q	\overline{Q}
1	0	1	0
0	1		
0	0		
1	1		

Introducción

Analicemos el ejemplo anterior:


Latch RS implementado con NOR:



5	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0		
1	1		

Analicemos el ejemplo anterior:


Latch RS implementado con NOR:



S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$ 1
1	1		

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:




S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$ 1
1	1	0	0

 $^{^{1}}Q*$ o $\overline{Q}*$ refiere al *estado* anterior de la salida

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:



S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$ 1
1	1	0	0

 $^{{}^{1}}Q*$ o $\overline{Q}*$ refiere al *estado* anterior de la salida

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:




Tabla de verdad:

S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*^{1}$
1	1	0	0


• El valor de las salidas es inconsistente con la especificación

 $^{{}^{1}}O* \circ \overline{O}*$ refiere al estado anterior de la salida

Introducción

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:



S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*^{1}$
1	1	0	0


- Con S, R = (1, 1):
 - El valor de las salidas es inconsistente con la especificación
 - El valor de las salidas depende de la implementación. **Tarea:** implementar con NANDs

 $^{{}^{1}}O* \circ \overline{O}*$ refiere al *estado* anterior de la salida

Introducción

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




_	J .	K	Q	\overline{Q}
1	L	0		
()	1		
()	0		
1	L	1		

Introducción

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




J	K	Q	\overline{Q}
1	0		0
0	1		
0	0		
1	1		

Introducción

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




J	K	Q	\overline{Q}
1	0	1	0
0	1		
0	0		
1	1		

Introducción

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0		
1	1		

Introducción

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):


Latch JK:



J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1		

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:



J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	$\overline{Q}*$	Q*

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




Tabla de verdad:


J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	$\overline{Q}*$	Q*

Con
$$S, R = (1, 1)$$
:

• El valor de las salidas está ahora definido.

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:



J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	$\overline{Q}*$	Q*


Con
$$S, R = (1, 1)$$
:

- El valor de las salidas está ahora definido.
- El circuito oscila (estado inestable).

• Nos permite almacenar 1 bit

• Tiene una entrada de datos y una de control


Latch D:



D	C	Q	\overline{Q}
1	0		
0	1		
0	0		
1	1		

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control


Latch D:



D	С	Q	\overline{Q}
1	0		$\overline{Q}*$
0	1		
0	0		
1	1		

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




D	С	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1		
0	0		
1	1		

Latch D

Introducción

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0		
1	1		

Latch D

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1		

Latch D

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:



D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	1	0

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




Tabla de verdad:

D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	1	0

En este caso el circuito es estable en todos los estados. Sin embargo:

Latch D

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




Tabla de verdad:

D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	1	0

En este caso el circuito es estable en todos los estados. Sin embargo:

• Los tiempos no se pueden predecir (dependen de *D*)

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:




Tabla de verdad:

D	С	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	1	0

En este caso el circuito es estable en todos los estados. Sin embargo:

- Los tiempos no se pueden predecir (dependen de *D*)
- Puede causar carreras si existe un lazo en el circuito externo.


Como vimos en la primer parte, nos interesa poder tener un control de los momentos de transición de estados \Rightarrow CLOCK

Sincronizando...

Introducción

Como vimos en la primer parte, nos interesa poder tener un control de los momentos de transición de estados \Rightarrow **CLOCK** Vimos también que ser reactivo al nivel de una señal no es conveniente \Rightarrow **Sensibilidad al flanco**


Como vimos en la primer parte, nos interesa poder tener un control de los momentos de transición de estados \Rightarrow **CLOCK**Vimos también que ser reactivo al nivel de una señal no es conveniente \Rightarrow **Sensibilidad al flanco**



Detector de flanco


Introducción

Necesitamos un circuito que se comporte de la siguiente manera:




Detector de flanco

Necesitamos un circuito que se comporte de la siguiente manera:



Entonces, aprovechando los tiempos de propagación:







Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0		
0	$1\uparrow$		
0	0		
1	1↑		

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0		$\overline{Q_T}$
0	$1\uparrow$		
0	0		
1	1↑		

Introducción

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$		
0	0		
1	1↑		

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$	0	1
0	0		
1	1↑		

Introducción

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$	0	1
0	0	Q_T	$\overline{Q_T}$
1	1↑		

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$	0	1
0	0	Q_T	$\overline{Q_T}$
1	1↑	1	0



Introducción

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:




Tabla de verdad:

D	clk	Q_{T+1}	Q_{T+1}
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$	0	1
0	0	Q_T	$\overline{Q_T}$
1	$1\uparrow$	1	0

Siendo $T = n.T_{clock}$ y $T + 1 = (n + 1)T_{clock}$, donde:

- T_clock es el período del clock (tiempo que dura un ciclo)
- n es una cierta cantidad de pulsos de clock

Ahora podemos entender bien las diferencias:



Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:



J	K	clk	Q_{T+1}	\overline{Q}_{T+1}
1	0	1↑		
0	1	$1\uparrow$		
0	0	$1\uparrow$		
1	1	$1\uparrow$		
X	X	0		

Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:



J	K	clk	Q_{T+1}	Q_{T+1}
1	0	1↑		0
0	1	$1\uparrow$		
0	0	$1\uparrow$		
1	1	$1\uparrow$		
Х	X	0		

Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:



J	Κ	clk	Q_{T+1}	Q_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$		
0	0	$1\uparrow$		
1	1	$1\uparrow$		
X	X	0		

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:



J	K	clk	Q_{T+1}	Q_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$		
1	1	$1\uparrow$		
Χ	X	0		

Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más adecuado:

Ahora lo podemos representar como:



J	K	clk	Q_{T+1}	Q_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$	Q_T	\overline{Q}_T
1	1	$1\uparrow$		
X	Х	0		

Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:



J	K	clk	Q_{T+1}	\overline{Q}_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$	Q_T	\overline{Q}_T
1	1	$1\uparrow$	\overline{Q}_T	$Q_{\mathcal{T}}$
Х	X	0		

Introducción

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más adecuado:

Ahora lo podemos representar como:



J	Κ	clk	Q_{T+1}	\overline{Q}_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$	Q_T	\overline{Q}_T
1	1	$1\uparrow$	\overline{Q}_T	$Q_{\mathcal{T}}$
X	X	0	\overline{Q}_T	Q_T

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:




Tabla de verdad:

J	K	clk	Q_{T+1}	\overline{Q}_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$	Q_T	\overline{Q}_T
1	1	$1\uparrow$	\overline{Q}_T	$Q_{\mathcal{T}}$
Х	X	0	\overline{Q}_T	$Q_{\mathcal{T}}$

Ahora en el caso crítico donde J, K = (1,1) la salida tiene un estado y un tiempo de cambio bien definido:

Se niega el valor anterior cada 1 colck

Registros y memorias

Registros

Introducción

Ya vimos como un FF D puede almacenar un bit... ¡pero sólo durante un clock!

Registros

Introducción

Ya vimos como un FF D puede almacenar un bit... ¡pero sólo durante un clock!

 Debemos poder elegir con una entrada adicional de control por cuanto tiempo queremos almacenar ⇒ enable.


Registros

Introducción

Ya vimos como un FF D puede almacenar un bit... ¡pero sólo durante un clock!

 Debemos poder elegir con una entrada adicional de control por cuanto tiempo queremos almacenar ⇒ enable.


¡Sencillo!:



Registro de N-bits

Introducción

Podemos componer la solución anterior para poder almacenar N bits:



Componentes de Tres Estados

Noción Eléctrica

Introducción


Símbolo

Tabla de Verdad



$$A \xrightarrow{B=0} C A \xrightarrow{B=1} C$$

Hi-Z significa "alta impedancia", es decir, que tiene una resistencia alta al pasaje de corriente. Como consecuencia de esto, podemos considerar al pin C como desconectado del circuito.



IMPORTANTE: Sólo deben ser usados a la salida de componentes para permitirles conectarse a un medio compartido (bus).


Introducción

a) Diseñar un registro de 3 *bits*. El mismo debe contar con 3 entradas e_0, \ldots, e_2 para ingresar el dato a almacenar, 3 salidas s_0, \ldots, s_2 para ver el dato almacenado y las señales de control CLK, RESET y WRITEENABLE.


- a) Diseñar un registro de 3 *bits*. El mismo debe contar con 3 entradas e_0, \ldots, e_2 para ingresar el dato a almacenar, 3 salidas s_0, \ldots, s_2 para ver el dato almacenado y las señales de control CLK, RESET y WRITEENABLE.
- b) Modificar el diseño anterior agregándole componentes de 3
 estados para que sólo cuando se active la señal de control
 ENABLEOUT muestre el dato almacenado.

- a) Diseñar un registro de 3 bits. El mismo debe contar con 3 entradas e_0, \ldots, e_2 para ingresar el dato a almacenar, 3 salidas s_0, \ldots, s_2 para ver el dato almacenado y las señales de control CLK, RESET y WRITEENABLE.
- b) Modificar el diseño anterior agregándole componentes de 3 estados para que sólo cuando se active la señal de control ENABLEOUT muestre el dato almacenado.
- c) Modificar nuevamente el diseño para que e; y s; estén conectadas entre sí al mismo tiempo teniendo en lugar de 3 entradas y 3 salidas, 3 entrada-salidas

Solución - Ejercicio 0.a




Solución - Ejercicio 0.b



Máquinas de estado

Solución - Ejercicio 0.c




Introducción

a) Realizar el esquema de interconexión de n registros como el diseñado

- a) Realizar el esquema de interconexión de n registros como el diseñado
- b) Dar una secuencia de valores de las señales de control para que se copie el dato del R1 al R0


Ejercicio 1

- a) Realizar el esquema de interconexión de n registros como el diseñado
- b) Dar una secuencia de valores de las señales de control para que se copie el dato del R1 al R0



Ejercicio 1

- a) Realizar el esquema de interconexión de n registros como el diseñado
- b) Dar una secuencia de valores de las señales de control para que se copie el dato del R1 al R0




Señales de contro	ol:	
R0	R1	 Rn
WriteEnable-0	WriteEnable-1	 WriteEnable-n
reset-0	reset-1	 reset-n
EnableOut-0	EnableOut-1	 EnableOut-n

Ejercicio 1

Introducción

- a) Realizar el esquema de interconexión de n registros como el diseñado
- b) Dar una secuencia de valores de las señales de control para que se copie el dato del R1 al R0



Señales de control:				
R0	R1		Rn	
WriteEnable-0	WriteEnable-1		WriteEnable-n	
reset-0	reset-1		reset-n	
EnableOut-0	EnableOut-1		EnableOut-n	
Inician todas las señales en 0. Luego se sigue la siguiente secuencia				

- EnableOut-1 \leftarrow 1
 - WriteEnable-0 ← 1
 - ...clk....
 - WriteEnable-0 \leftarrow 0
 - EnableOut-1 \leftarrow 0

Memorias (intro)

Introducción

Conceptualmente podemos pensar una memoria como M posiciones de almacenamiento de N bits cada una.

Memorias (intro)

Introducción


Conceptualmente podemos pensar una memoria como M posiciones de almacenamiento de N bits cada una.

Debemos poder seleccionar a cuál gueremos acceder

Memorias (intro)


Conceptualmente podemos pensar una memoria como M posiciones de almacenamiento de N bits cada una.

Debemos poder seleccionar a cuál queremos acceder




Modelo general de un circuito secuencial

Conceptualmente podemos pensar a un secuencial como:



Modelo general de un circuito secuencial


Conceptualmente podemos pensar a un secuencial como:



Compuesto por tres bloques principales:

Modelo general de un circuito secuencial

Conceptualmente podemos pensar a un secuencial como:




Compuesto por tres bloques principales:

• Lógica de próximo estado: f(estado_{actual}, entradas)

Modelo general de un circuito secuencial

Conceptualmente podemos pensar a un secuencial como:




Compuesto por tres bloques principales:

- Lógica de próximo estado: f(estado_{actual}, entradas)
- Registro (o memoria) de estado: $f(estado_{próximo}, clk)$

Modelo general de un circuito secuencial

Conceptualmente podemos pensar a un secuencial como:



Compuesto por tres bloques principales:

- Lógica de próximo estado: f(estado_{actual}, entradas)
- Registro (o memoria) de estado: $f(estado_{próximo}, clk)$
- **Lógica de salida**: $f(estado_{actual}, entradas)$

Introducción

• Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM

Introducción

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Introducción

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Introducción

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Una máquina de estados queda definida por:

Introducción

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Una máquina de estados queda definida por:

Una lista de estados

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Una máquina de estados queda definida por:


- Una lista de estados
- Un estado inicial

Máquinas de estado

- Los circuitos secuenciales pueden ser pensados formalmente como una Maquina de Estados Finitos o FSM
- Las FSM son el siguiente nivel en cuanto a capacidad de computo luego de la lógica combinacional.

Una máquina de estados queda definida por:

- Una lista de estados
- Un estado inicial
- Una lista de funciones disparan las transiciones en función de las entradas




Todas las salidas en '0' salvo que se explicite lo contrario

FSM - Moore

Introducción


Si la salida depende sólo del estado actual la llameremos como *FSM de Moore*:



FSM - Moore

Introducción


Si la salida depende sólo del estado actual la llameremos como *FSM de Moore*:



Características:


 La salida siempre cambia un clock después que se dispara la condición de transición

Si la salida depende sólo del estado actual la llameremos como *ESM de Moore*:



- La salida siempre cambia un clock después que se dispara la condición de transición
- No produce glitches a la salida

Si la salida depende sólo del estado actual la llameremos como *FSM de Moore*:




- La salida siempre cambia un clock después que se dispara la condición de transición
- No produce glitches a la salida
- La cantidad de estados para reproducir cierto comportamiento puede ser más grande que con otro tipo de FSM.

FSM - Mealy

Introducción


Si la salida depende tanto del estado actual cómo de las entradas, la llameremos como FSM de Mealy:



FSM - Mealy

Introducción

Si la salida depende tanto del estado actual cómo de las entradas, la llameremos como *FSM de Mealy*:




Características:

 La salida puede cambiar dentro del mismo clock en que se dispara la condición de transición

FSM - Mealy


Introducción

Si la salida depende tanto del estado actual cómo de las entradas, la llameremos como *FSM de Mealy*:



- La salida puede cambiar dentro del mismo clock en que se dispara la condición de transición
- Produce glitches a la salida

Si la salida depende tanto del estado actual cómo de las entradas, la llameremos como *FSM de Mealy*:




- La salida puede cambiar dentro del mismo clock en que se dispara la condición de transición
- Produce glitches a la salida
- La cantidad de estados para reproducir cierto comportamiento generalmente es más chica que en Moore

Ejercicio 1

Introducción

Implementar una FSM en base a un registro de dos *bits* que siga los siguientes estados y que cada cambio se produzca al apretar un pulsador. Usando flip-flops D y compuertas básicas a elección.

Nos piden además que el componente a desarrollar cuente con una entrada de Reset.



Introducción

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1		
0	0		
1	0		
1	1		

Introducción

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0		
1	0		
1	1		

Introducción

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0	1	0
1	0		
1	1		

Introducción

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0	1	0
1	0	1	1
1	1		

Introducción

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0	1	0
1	0	1	1
1	1	0	0

En este caso, dado un estado t definido por el valor de Q_1 y Q_0 podemos ver cuáles serán los próximos valores a almacenar:

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0	1	0
1	0	1	1
1	1	0	0

¿Qué valores deberían tener D_1 y D_0 para obtener los valores deseados en el tiempo t+1, es decir, de $Q_1(t+1)$ y $Q_0(t+1)$? Esto es, la **lógica de próximo estado**

Introducción

Usando que el flip-flop D define su próximo valor en referencia a lo que tiene en la entrada D, vemos que la suma de productos nos define los valores de D:

Introducción

Usando que el flip-flop D define su próximo valor en referencia a lo que tiene en la entrada D, vemos que la suma de productos nos define los valores de D:

 $D_0 = D_1 =$

Introducción

Usando que el flip-flop D define su próximo valor en referencia a lo que tiene en la entrada D, vemos que la suma de productos nos define los valores de D:

$$D_0 = (Q_1.\bar{Q}_0)$$

 $D_1 =$
=

Introducción

Usando que el flip-flop D define su próximo valor en referencia a lo que tiene en la entrada D, vemos que la suma de productos nos define los valores de D:

$$D_0 = (Q_1.\bar{Q}_0) D_1 = (\bar{Q}_1.\bar{Q}_0) + (Q_1.\bar{Q}_0) =$$


Introducción

Usando que el flip-flop D define su próximo valor en referencia a lo que tiene en la entrada D, vemos que la suma de productos nos define los valores de D:

$$egin{aligned} D_0 &= (Q_1.ar{Q}_0) \ D_1 &= (ar{Q}_1.ar{Q}_0) + (Q_1.ar{Q}_0) \ &= (ar{Q}_1 + Q_1).ar{Q}_0 \ &= 1.ar{Q}_0 \ &= ar{Q}_0 \end{aligned}$$

Introducción


Así se obtiene el siguiente circuito:



Ejercicio 2

Introducción


Analizar los estados del siguiente componente:



Ejercicio 2

Introducción

Analizar los estados del siguiente componente:




Solución:

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0

Ejercicio 3

Introducción

Implementar una FSM en base a ub registro de dos *bits* que siga los siguientes estados y que cada cambio se produzca al apretar un pulsador.



Introducción

Realizando un análisis análogo al del ejercicio anterior se obtiene:

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	0	0	1
0	1	?	?
1	0	-	-
1	1	0	1

Máguinas de estado

Introducción

Realizando un análisis análogo al del ejercicio anterior se obtiene:

$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	0	0	1
0	1	?	?
1	0	-	-
1	1	0	1

Lo cual no parece funcionar, ya que para el 01 no se puede determinar si es 11 ó 00 y para 10 no hay definido un próximo estado.

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

$$S_1 = 00$$

$$S_2 = 01$$

$$S_1 = 00,$$
 $S_2 = 01,$ $S_3 = 10,$ $S_4 = 11$

$$S_4 = 11$$

Q_1	$Q_0 \rightarrow o_1$	00
0	$0 \rightarrow$	
0	$1 \ \rightarrow$	
1	$0 \ \rightarrow$	
1	$1 \ \rightarrow$	

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

$$S_1 = 00$$

$$S_2 = 01$$

$$S_1 = 00,$$
 $S_2 = 01,$ $S_3 = 10,$ $S_4 = 11$

$$S_4 = 11$$

Q_1	$Q_0 \rightarrow o_1$	00
0	$0 \rightarrow 0$	0
0	$1 \ \rightarrow$	
1	$0 \rightarrow$	
1	$1 \ \rightarrow$	

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

$$S_1 = 00$$

$$S_2 = 01$$

$$S_1 = 00,$$
 $S_2 = 01,$ $S_3 = 10,$ $S_4 = 11$

$$S_4 = 11$$

Q_1	Q_0	\rightarrow	01	00
0	0	\rightarrow	0	0
0	1	\rightarrow	0	1
1	0	\rightarrow		
1	1	\rightarrow		

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

$$S_1 = 00$$

$$S_2 = 01$$

$$S_1 = 00,$$
 $S_2 = 01,$ $S_3 = 10,$ $S_4 = 11$

$$S_4 = 11$$

Q_1	$Q_0 \rightarrow o_1$	00
0	$0 \rightarrow 0$	0
0	$1 \ \to \ 0$	1
1	$0 \ \to \ 1$	1
1	$1 \ \rightarrow$	

Introducción

En este caso, necesitamos introducir la lógica de salida.

¡No debemos confundir la etiqueta del estado con el valor de las salidas!

$$S_1 = 00$$

$$S_2 = 01$$

$$S_1 = 00,$$
 $S_2 = 01,$ $S_3 = 10,$ $S_4 = 11$

$$S_4 = 11$$

Q_1	$Q_0 \rightarrow o_1$	00
0	$0 \rightarrow 0$	0
0	$1 \ \to \ 0$	1
1	$0 \ \to \ 1$	1
1	$1 \rightarrow 0$	1

Introducción


Con lo cual podemos decir que:

$$o_0 = Q_1 + Q_0$$
 por producto de sumas

$$o_1=Q_1$$
 . $ar{Q}_0$ por suma de productos


Con lo cual podemos decir que:

$$o_0 = Q_1 + Q_0$$
 por producto de sumas $o_1 = Q_1$. $ar{Q}_0$ por suma de productos



Introducción


Implementar una FSM en base a un registro de dos *bits* que siga los siguientes estados y que cada cambio se produzca al apretar un pulsador. Con el agregado de que tenga una entrada llamada NEG que genera los siguientes comportamientos:



10

Introducción

En este caso transformamos la máquina en una FSM de Mealy:



Introducción

Ejercicio para pensar:


- Diseñar un circuito sincrónico con una entrada de un bit y una salida de un bit que detecte la ocurrencia de 4 bits en '1' a la entrada. El mismo pondrá un '1' en su salida durante un ciclo de reloj luego de contar cuatro '1's en su entrada. El ciclo se repite indefinidamente.
- Se puede utilizar un registro de 3 bits y una "Memoria" de 3 bits y 8 posiciones.
- ¿Cómo se cambiaría el comportamiento del circuito sin cambiar el hardware?

Máguinas de estado

000000000000000000

FSM Microprogramada

Resolución



- Estudiamos la realimentación en circuitos para mantener un dato en el tiempo y vimos implementaciones de latchs
- Estudiamos los problemas asociados a los tiempos de propagación de las señales
- Analizamos el uso de un clock para limitar la cantidad de estados, controlar las transiciones y evitar carreras
- Vimos algunas implementaciones de flip-flops, registros y memorias
- Estudiamos con cierta formalidad el comportamiento de circuitos secuenciales en general

- Estudiamos la realimentación en circuitos para mantener un dato en el tiempo y vimos implementaciones de *latchs*
- Estudiamos los problemas asociados a los tiempos de propagación de las señales
- Analizamos el uso de un clock para limitar la cantidad de estados, controlar las transiciones y evitar carreras
- Vimos algunas implementaciones de flip-flops, registros y memorias
- Estudiamos con cierta formalidad el comportamiento de circuitos secuenciales en general

- Estudiamos la realimentación en circuitos para mantener un dato en el tiempo y vimos implementaciones de *latchs*
- Estudiamos los problemas asociados a los tiempos de propagación de las señales
- Analizamos el uso de un clock para limitar la cantidad de estados, controlar las transiciones y evitar carreras
- Vimos algunas implementaciones de flip-flops, registros y memorias
- Estudiamos con cierta formalidad el comportamiento de circuitos secuenciales en general

- Estudiamos la realimentación en circuitos para mantener un dato en el tiempo y vimos implementaciones de *latchs*
- Estudiamos los problemas asociados a los tiempos de propagación de las señales
- Analizamos el uso de un clock para limitar la cantidad de estados, controlar las transiciones y evitar carreras
- Vimos algunas implementaciones de flip-flops, registros y memorias
- Estudiamos con cierta formalidad el comportamiento de circuitos secuenciales en general

- Estudiamos la realimentación en circuitos para mantener un dato en el tiempo y vimos implementaciones de latchs
- Estudiamos los problemas asociados a los tiempos de propagación de las señales
- Analizamos el uso de un clock para limitar la cantidad de estados, controlar las transiciones y evitar carreras
- Vimos algunas implementaciones de flip-flops, registros y memorias
- Estudiamos con cierta formalidad el comportamiento de circuitos secuenciales en general