

ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐIỆN – ĐIỆN TỬ



BÁO CÁO BÀI TẬP LỚN

**Môn học: HỆ THỐNG NHÚNG
VÀ THIẾT KẾ GIAO TIẾP NHÚNG**

**Đề tài 1: Thiết kế và xây dựng thiết bị
Logic Analyzer đơn giản**

Nhóm 13 - Mã lớp học 168057 - K68

Sinh viên thực hiện:	Đoàn Sinh Đức – 20234000 Phạm Đăng Vinh – 20233719 Vũ Mạnh Quân – 20234033 Vũ Nam Khánh – 20234015
Giảng viên hướng dẫn:	TS. Đào Việt Hùng

MỤC LỤC

1	TỔNG QUAN VÀ MỤC TIÊU DỰ ÁN	1
1.1	Đặt vấn đề	1
1.2	Mục tiêu thiết kế	1
1.3	Yêu cầu của Đề tài 1 và chỉ tiêu chức năng/phi chức năng	1
1.3.1	Chỉ tiêu chức năng	1
1.3.2	Chỉ tiêu phi chức năng	1
1.4	Phạm vi thực hiện	2
2	CƠ SỞ LÝ THUYẾT VÀ GIẢI PHÁP	3
2.1	Nền tảng STM32F103C8 và hệ thống xung nhịp	3
2.2	Nguyên lý của thiết bị phân tích logic	3
2.3	Tốc độ lấy mẫu và hiện tượng chồng phổ	3
2.4	Quan hệ thời gian giữa các kênh	4
2.5	Giao thức truyền dữ liệu sau thu thập	4
3	THIẾT KẾ HỆ THỐNG	5
3.1	Kiến trúc tổng thể	5
3.2	Thiết kế phần cứng	5
3.3	Thiết kế firmware	5
3.4	Luồng hoạt động firmware	6
3.5	Thiết kế phần mềm PC	6
3.6	Giao thức điều khiển	7
3.7	Công cụ tạo tín hiệu thử	8
4	TRIỂN KHAI VÀ KIỂM THỬ	9
4.1	Lắp mạch và quy trình vận hành	9
4.2	Cấu hình biên dịch	10
4.3	Kế hoạch kiểm thử	10
4.4	Kết quả kiểm thử phần cứng	11
4.4.1	Phương pháp đo	11
4.4.2	Kết quả toàn vẹn tín hiệu	11
4.4.3	Kết quả hiển thị và giải mã giao thức	11
4.4.4	Xác định giới hạn tần số lấy mẫu	13
5	ĐÁNH GIÁ VÀ THẢO LUẬN	14
5.1	Mức độ hoàn thành theo thiết kế	14
5.2	Hạn chế	14
5.3	Hướng phát triển	14
6	KẾT LUẬN	15

TÀI LIỆU THAM KHẢO	16
---------------------------------	-----------

DANH MỤC HÌNH VẼ

2.1	Đường xung nhịp liên quan đến bộ định thời TIM2.....	3
2.2	Sơ đồ khối chức năng của hệ thống phân tích logic	3
3.1	Sơ đồ luồng hoạt động của firmware.....	6
3.2	Giao diện phần mềm sau khi kết nối STM32 qua COM12	7
4.1	Dạng sóng và kết quả giải mã UART 8N1 trên CH0 ở 57.600 baud.....	12
4.2	Dạng sóng và kết quả giải mã giao dịch I2C trên CH1–CH2.....	12
4.3	Dạng sóng và kết quả giải mã SPI trên CH3–CH6 tại 500 kS/s.....	13

DANH MỤC BẢNG BIỂU

1.1	Tóm tắt yêu cầu và phạm vi đáp ứng.....	2
3.1	Các thành phần phần cứng.....	5
3.2	Vai trò các mô-đun firmware	5
3.3	Chức năng phần mềm PC	6
3.4	Các lệnh UART chính.....	7
4.1	Kết nối giữa các phần tử trong hệ thống.....	9
4.2	Lệnh triển khai.....	10
4.3	Kế hoạch kiểm thử.....	10
4.4	Kết quả kiểm thử HIL với chuỗi Gray.....	11
4.5	Đo xác định giới hạn tần số lấy mẫu DMA ở $f_{TIM2} = 72\text{ MHz}$	13
5.1	Đối chiếu yêu cầu với kết quả triển khai	14

CHƯƠNG 1. TỔNG QUAN VÀ MỤC TIÊU DỰ ÁN

1.1 Đặt vấn đề

Trong thiết kế hệ thống nhúng, việc kiểm tra tín hiệu số không chỉ dừng ở mức xác định logic 0 hoặc 1 tại một thời điểm riêng lẻ. Nhiều lỗi giao tiếp xuất hiện do sai quan hệ thời gian giữa các kênh, sai thứ tự cạnh, thiếu xung đồng bộ hoặc dữ liệu truyền không đúng khung. Vì vậy, một thiết bị phân tích logic (logic analyzer) có khả năng ghi lại nhiều tín hiệu theo thời gian là công cụ quan trọng để quan sát, phân tích và kiểm chứng hoạt động của mạch số.

Đề bài của học phần định hướng xây dựng một mẫu thử nguyên lý của thiết bị phân tích logic. Đề tài 1 tập trung vào kiến trúc phần cứng gọn nhẹ và các chức năng cơ bản gồm lấy mẫu, lưu đệm, truyền dữ liệu, hiển thị dạng sóng trên máy tính.

1.2 Mục tiêu thiết kế

Mục tiêu của đề tài là thiết kế và xây dựng thiết bị phân tích logic sử dụng vi điều khiển STM32F103C8 để thu thập tín hiệu số và hiển thị kết quả trên máy tính. Dữ liệu của tám kênh CH0–CH7 được lấy mẫu tại PA0–PA7, đóng gói theo bit trong bộ nhớ RAM và truyền đến phần mềm máy tính qua UART bằng khung SLA8.

Các mục tiêu cụ thể gồm:

- Thiết kế tám kênh thu thập tín hiệu số, đáp ứng yêu cầu tối thiểu hai kênh của đề bài;
- Cho phép cấu hình tần số lấy mẫu từ 1 kHz đến ít nhất 1 MHz và thực hiện thu thập ngoại tuyến bằng cách lưu dữ liệu vào bộ đệm trước khi truyền;
- Hiển thị dạng sóng của tám kênh trên máy tính và hỗ trợ giải mã ba giao thức UART, I2C và SPI.

1.3 Yêu cầu của Đề tài 1 và chỉ tiêu chức năng/phi chức năng

1.3.1 Chỉ tiêu chức năng

Các chức năng chính của hệ thống gồm:

- Thu thập đồng thời ít nhất hai kênh tín hiệu số;
- Cấu hình tần số lấy mẫu từ 1 kHz và thực hiện thu thập ngoại tuyến;
- Truyền dữ liệu đến máy tính và hiển thị dạng sóng;
- Giải mã các giao thức UART, I2C và SPI.

1.3.2 Chỉ tiêu phi chức năng

Các chỉ tiêu phi chức năng tập trung vào độ tin cậy của dữ liệu và tính ổn định của quá trình thu thập, gồm:

- Bảo đảm tính toàn vẹn của siêu dữ liệu và mã kiểm tra;
- Duy trì quan hệ thời gian nhất quán giữa các kênh;
- Phát hiện tràn bộ đệm và số mẫu bị mất;
- Bảo đảm khả năng lặp lại của kết quả thử nghiệm.

Bảng 1.1 Tóm tắt yêu cầu và phạm vi đáp ứng

Hạng mục	Yêu cầu theo đề bài	Kết quả triển khai
Số kênh	Tối thiểu 2 kênh.	Hệ thống được cấu hình tám kênh CH0–CH7.
Tốc độ lấy mẫu	Tối thiểu 1 kHz.	Firmware và phần mềm cho phép cấu hình từ 1 kHz.
Hiển thị	Dạng sóng trên máy tính hoặc màn hình tối thiểu 128x64.	Ứng dụng PyQt5/pyqtgraph hiển thị đồng thời tám kênh.
Quan hệ thời gian	Phân tích độ chính xác thời gian giữa các kênh.	TIM2 điều khiển một lần đọc GPIOA IDR cho mỗi mẫu.
Giải mã giao thức	Khuyến khích UART/I2C/SPI.	Phần mềm hỗ trợ UART, I2C và SPI.

1.4 Phạm vi thực hiện

Phạm vi đề tài gồm firmware STM32, giao thức khung SLA8, phần mềm máy tính, các bộ giải mã UART, I2C, SPI và chương trình tạo tín hiệu kiểm thử trên Arduino UNO.


CHƯƠNG 2. CƠ SỞ LÝ THUYẾT VÀ GIẢI PHÁP

2.1 Nền tảng STM32F103C8 và hệ thống xung nhịp

Dự án sử dụng môi trường genericSTM32F103C8, nền tảng Arduino và bộ định thời TIM2 cho khối thu thập. STM32F103C8 sử dụng lõi ARM Cortex-M3, tần số lõi tối đa 72 MHz, bộ nhớ Flash 64 KB và SRAM 20 KB [4]. Firmware ưu tiên thạch anh ngoài HSE 8 MHz qua PLL nhân 9 để tạo xung hệ thống 72 MHz; khi HSE không khởi động, hệ thống quay về nguồn HSI 64 MHz. Kết quả HIL xác nhận lệnh INFO trả về xung TIM2 bằng 72 MHz [3].

Với nguồn HSE và PLL, quan hệ tổng quát của xung nhịp hệ thống là $f_{\text{SYSCLK}} = f_{\text{HSE}} \times M$, sau đó $f_{\text{HCLK}} = f_{\text{SYSCLK}}/\text{HPRE}$. Xung nhịp TIM2 phụ thuộc bộ chia APB1: $f_{\text{TIM2}} = f_{\text{PCLK1}}$ khi APB1 không chia và $f_{\text{TIM2}} = 2f_{\text{PCLK1}}$ khi hệ số chia APB1 lớn hơn 1 [5]. Với bộ chia PSC và thanh ghi tự nạp lại ARR , tần số lấy mẫu được xác định bởi

$$f_{\text{update}} = \frac{f_{\text{TIM2}}}{(PSC + 1)(ARR + 1)}.$$




Hình 2.1 Đường xung nhịp liên quan đến bộ định thời TIM2

2.2 Nguyên lý của thiết bị phân tích logic

Thiết bị phân tích logic ghi nhận trạng thái số của nhiều kênh tại các thời điểm rời rạc. Chuỗi dữ liệu theo thời gian cho phép xác định độ rộng xung, khoảng thời gian giữa các cạnh và thứ tự sự kiện trên các đường tín hiệu.

Ở chế độ kích hoạt tức thời, mỗi sự kiện cập nhật của TIM2 yêu cầu DMA1 Channel 2 đọc thanh ghi GPIOA->IDR và lưu tám bit thấp vào bộ đệm. Các chế độ kích hoạt theo cạnh hoặc mẫu sử dụng hàm phục vụ ngắt để đọc một lần GPIOA IDR cho mỗi mẫu. Cả hai cơ chế đều ghi trạng thái CH0-CH7 trong cùng một lần truy cập thanh ghi.



Hình 2.2 Sơ đồ khối chức năng của hệ thống phân tích logic

2.3 Tốc độ lấy mẫu và hiện tượng chồng phổ

Chu kỳ lấy mẫu là $T_s = 1/f_s$, trong đó f_s là tần số lấy mẫu. Đối với tín hiệu liên tục được giới hạn băng thông ở f_{max} , điều kiện Nyquist-Shannon lý tưởng là

$$f_s > 2f_{\text{max}}.$$

Khi điều kiện lấy mẫu không được thỏa mãn, thành phần tần số cao có thể xuất hiện thành tần số thấp hơn. Tần số chồng phổ được biểu diễn bởi $f_{\text{alias}} = |f_{\text{in}} - kf_s|$, với k được chọn để f_{alias} nằm trong dải $[0, f_s/2]$ [6].

Tín hiệu số có cạnh nhanh và chứa nhiều thành phần hài, nên điều kiện Nyquist theo tần số cơ bản chưa đủ để bảo toàn hình dạng xung. Trong thực tế, tần số lấy mẫu phải được chọn theo độ rộng xung nhỏ nhất cần quan sát. Độ phân giải thời gian bằng T_s , còn jitter phụ thuộc nguồn xung nhịp, bộ định thời và cơ chế DMA hoặc ngắt.

2.4 Quan hệ thời gian giữa các kênh

Firmware đọc một lần thanh ghi IDR của GPIOA rồi tách các bit tương ứng CH0–CH7. So với cách đọc tuần tự từng chân, phương pháp này giảm sai lệch thời điểm giữa các kênh; jitter và skew còn lại phải được xác định bằng phép đo thực nghiệm.

2.5 Giao thức truyền dữ liệu sau thu thập

Sau khi phiên thu hoàn tất và nhận lệnh DUMP, firmware truyền dữ liệu đến máy tính theo khung SLA8. Mỗi mẫu được lưu bằng một byte, trong đó bit 0 đến bit 7 tương ứng CH0 đến CH7. Phần đầu khung chứa mã nhận dạng, phiên bản, số kênh, tần số lấy mẫu, số mẫu, vị trí kích hoạt, cờ trạng thái và mã kiểm tra.

CHƯƠNG 3. THIẾT KẾ HỆ THỐNG

3.1 Kiến trúc tổng thể

Hệ thống gồm ba lớp chức năng. Lớp phần cứng bao gồm bo mạch STM32 và tám kênh tín hiệu vào. Lớp chương trình nhúng thực hiện lấy mẫu, quản lý điều kiện kích hoạt, lưu bộ đệm và đóng gói khung SLA8. Lớp phần mềm máy tính điều khiển phiên thu, hiển thị dạng sóng và giải mã giao thức.

3.2 Thiết kế phần cứng

Phần cứng sử dụng vi điều khiển STM32F103C8. Tám kênh CH0–CH7 được ánh xạ tới PA0–PA7. Giao tiếp với máy tính sử dụng USART1 tại PA9 (TX) và PA10 (RX), với tốc độ 1.000.000 baud. Tín hiệu tại các chân GPIO sử dụng mức logic 3,3 V.

Bảng 3.1 Các thành phần phần cứng

Thành phần	Cấu hình	Chức năng/Ghi chú
Bo mạch và vi điều khiển	STM32F103C8, nền tảng Arduino	TIM2 điều khiển quá trình lấy mẫu bằng DMA hoặc ngắt.
Kênh đo	CH0–CH7 ánh xạ tới PA0–PA7	Đọc đồng thời tám bit thấp của GPIOA IDR.
Giao tiếp máy tính	USART1 trên PA9/PA10, 1.000.000 baud	Truyền lệnh điều khiển và khung dữ liệu SLA8.
Nguồn tín hiệu thử	Arduino UNO	Tạo chuỗi Gray, UART, I2C và SPI bằng ngõ ra cực máng hở; mức HIGH do điện trở kéo lên 3,3 V tại STM32 tạo ra.

3.3 Thiết kế firmware

Firmware thực hiện chuỗi công việc gồm khởi tạo ngoại vi, nhận cấu hình, thiết lập TIM2, lựa chọn DMA hoặc ISR, thu thập mẫu và đóng gói dữ liệu thành khung SLA8. Các chức năng được phân chia theo mô-đun cấu hình phần cứng, thu thập, giao thức và đánh giá hiệu năng.


Bảng 3.2 Vai trò các mô-đun firmware

Mô-đun	Vai trò
board_config.h	Định nghĩa số kênh, chân PA0–PA7, UART PA9/PA10, TIM2, bộ đệm và tần số lấy mẫu.
main.cpp	Điều phối lệnh UART, TIM2, trạng thái thu thập và truyền khung dữ liệu.
la_capture.h/c	Quản lý trạng thái thu thập, tiền kích hoạt, hậu kích hoạt và hàm phục vụ ngắt.
la_protocol.h/c	Tạo phần đầu khung SLA8, mã kiểm tra và siêu dữ liệu.

Mô-đun	Vai trò
la_benchmark.c	Cung cấp phép đo chu kỳ bằng DWT khi biên dịch với tùy chọn tương ứng; bản firmware kiểm thử HIL không sử dụng tùy chọn này.
la_board.h/c	Tính PSC/ARR, tần số thực tế và giới hạn tốc độ của cơ chế DMA, ISR.

3.4 Luồng hoạt động firmware

Khi khởi động, firmware cấu hình UART, GPIO đầu vào, TIM2 và tần số lấy mẫu mặc định. Firmware tiếp nhận các lệnh cấu hình tốc độ, chế độ thu và điều kiện kích hoạt; lệnh ARM bắt đầu phiên thu. Với TRIG IMM, hệ thống ưu tiên DMA; các điều kiện kích hoạt theo cạnh hoặc mẫu sử dụng ISR và giới hạn tốc độ đã kiểm chứng là 400 kS/s. Khi đủ số mẫu, firmware dừng thu, phát thông báo EVENT và chờ lệnh DUMP để truyền khung SLA8.



Hình 3.1 Sơ đồ luồng hoạt động của firmware


3.5 Thiết kế phần mềm PC

Phần mềm máy tính được xây dựng bằng Python, PyQt5 và pyqtgraph. Ứng dụng quản lý kết nối nối tiếp, cấu hình phiên thu, nhận và kiểm tra khung SLA8, tách tám kênh từ dữ liệu đóng gói theo bit và hiển thị dạng sóng. Giao diện cho phép chọn cổng COM, tần số lấy mẫu, chế độ thu thập, điều kiện kích hoạt và các bộ giải mã UART, I2C, SPI.

Bảng 3.3 Chức năng phần mềm PC

Chức năng	Mô tả
Kết nối thiết bị	Mở cổng nối tiếp, gửi PING, đọc INFO và lấy thông tin bộ đệm, tần số.
Thu thập ngoại tuyến	Gửi lệnh ARM, chờ EVENT, yêu cầu DUMP, đọc khung SLA8 và kiểm tra mã kiểm tra.

Chức năng	Mô tả
Hiển thị dạng sóng	Vẽ tám kênh, hỗ trợ phóng to, thu nhỏ, cuộn và theo dõi dữ liệu.
Cập nhật liên tục	Lập phiên thu ngoại tuyến bằng QTimer để cập nhật dạng sóng.
Giải mã	Hỗ trợ UART, I2C và SPI trên dữ liệu đã thu.
Dòng lệnh	Lưu một khung SLA8 để phân tích sau phiên thu.



Hình 3.2 Giao diện phần mềm sau khi kết nối STM32 qua COM12

3.6 Giao thức điều khiển

Bảng 3.4 Các lệnh UART chính

Lệnh	Ý nghĩa
PING	Kiểm tra thiết bị, phản hồi PONG SLA8.
INFO	Trả về phiên bản firmware, số kênh, dung lượng bộ đệm và dải tần số lấy mẫu.
STATUS	Trả về trạng thái thu thập, tần số thực tế, số mẫu, số lần tràn bộ đệm và số mẫu bị mất.
CFG RATE <Hz>	Cấu hình tốc độ lấy mẫu.
TRIG IMM	Kích hoạt ngay.
TRIG RISE/FALL/ANY <kênh>	Kích hoạt theo cạnh trên kênh được chọn.
TRIG PAT <mặt nạ> <giá trị>	Kích hoạt khi mẫu thỏa mặt nạ và giá trị.
ARM	Bắt đầu phiên thu thập.
DUMP	Truyền khung SLA8 sau khi phiên thu kết thúc.

3.7 Công cụ tạo tín hiệu thử

Arduino UNO được sử dụng làm nguồn tín hiệu tham chiếu, tạo chuỗi Gray, UART, I2C và SPI bằng ngõ ra cực máng hở để phục vụ các phép thử thu thập, hiển thị dạng sóng và giải mã giao thức.

CHƯƠNG 4. TRIỂN KHAI VÀ KIỂM THỬ

4.1 Lắp mạch và quy trình vận hành

Hệ thống kết nối STM32 với máy tính qua FT232 ở mức logic 3,3 V. Các đường TX/RX được nối chéo và mọi thiết bị dùng chung GND. Khi STM32 đã được cấp nguồn riêng, không cấp thêm nguồn từ FT232.

Bảng 4.1 Kết nối giữa các phần tử trong hệ thống

Thiết bị/chế độ	Kết nối đến	Lưu ý
FT232 TX	STM32 PA10 (USART1 RX)	Mức logic 3,3 V.
FT232 RX	STM32 PA9 (USART1 TX)	Mức logic 3,3 V.
FT232 GND	STM32 GND	Bắt buộc nối chung GND.
Arduino, chế độ GRAY	D2–D9 tới PA0–PA7	Ngõ ra cực máng hở; mức HIGH do điện trở kéo lên 3,3 V tại STM32 tạo ra.
Arduino, chế độ UART/I2C	D2 tới CH0; D3 tới CH1/SCL; D4 tới CH2/SDA	Ngõ ra cực máng hở; hai bo mạch phải nối chung GND.
Arduino, chế độ SPI/BOTH	D5–D9 tới CH3–CH7	Ngõ ra cực máng hở; mức HIGH do điện trở kéo lên 3,3 V tại STM32 tạo ra.
Arduino GND	STM32 GND	Bắt buộc nối chung GND.

Quy trình biên dịch, nạp và chạy chương trình gồm:

1. Đóng giao diện hoặc chương trình giám sát đang sử dụng cổng COM;
2. Biên dịch firmware bằng PlatformIO;
3. Đặt BOOT1/PB2=0, BOOT0=1 và khởi động lại STM32 để vào bộ nạp ROM;
4. Nạp firmware qua USART1;
5. Đưa BOOT0 về 0 và khởi động lại STM32;
6. Chạy phần mềm giao diện hoặc công cụ dòng lệnh trên máy tính.

Các câu lệnh biên dịch, nạp và chạy chương trình được trình bày tại Mục 4.2; COMx biểu thị cổng nối tiếp do hệ điều hành gán và phải được xác định trên từng máy.

Bộ giải mã UART hiện xử lý khung 8N1 trên CH0, gồm bit bắt đầu, tám bit dữ liệu và bit kết thúc. Bus I2C sử dụng CH1 làm SCL và CH2 làm SDA. Đối với SPI, CH3, CH4, CH5 và CH6 lần lượt được dùng cho SCK, MOSI, MISO và CS. Bộ phát Arduino kéo LOW hoặc thả nổi đường tín hiệu; mức HIGH được tạo bởi điện trở kéo lên 3,3 V của STM32.

4.2 Cấu hình biên dịch

Bảng 4.2 Lệnh triển khai

Mục đích	Lệnh
Biên dịch firmware mặc định	<code>python -m platformio run -e c8_serial</code>
Nạp firmware qua UART	<code>python -m platformio run -e c8_serial --target upload --upload-port COMx</code>
Chạy giao diện PC	<code>python src\software\main.py</code>
Thu thập bằng công cụ dòng lệnh	<code>python src\software\tools\serial_capture.py COMx capture.sla8 --baud 1000000 --rate 100000 --timeout 10</code>
Biên dịch bản mở rộng dải tần đánh giá	<code>python -m platformio run -e c8_serial_benchmark</code>

4.3 Kế hoạch kiểm thử

Bảng 4.3 Kế hoạch kiểm thử

Mã	Mục tiêu	Phương pháp
TC-01	Kiểm tra kết nối UART.	Gửi PING/INFO qua phần mềm máy tính hoặc công cụ dòng lệnh.
TC-02	Kiểm tra ánh xạ tám kênh.	Phát chuỗi Gray trên D2–D9 và đối chiếu CH0–CH7.
TC-03	Kiểm tra tần số lấy mẫu.	So sánh tần số do TIM2 cấu hình với chuỗi Gray tham chiếu.
TC-04	Đánh giá quan hệ thời gian giữa các kênh.	Đưa cùng một tín hiệu vào nhiều kênh và đo độ lệch cạnh.
TC-05	Kiểm tra bộ giải mã UART.	Tạo khung UART 8N1 và giải mã trên CH0.
TC-06	Kiểm tra bộ giải mã I2C.	Tạo SCL/SDA và giải mã trên CH1/CH2.
TC-07	Kiểm tra bộ giải mã SPI.	Phát SCK/MOSI/MISO/CS bằng ngõ ra cực máng hở, thu ở 500 kS/s và giải mã trên CH3–CH6.

4.4 Kết quả kiểm thử phần cứng

4.4.1 Phương pháp đo

Bộ tạo tín hiệu Arduino UNO nối D2–D9 sang PA0–PA7 của STM32 và chung GND; STM32 giao tiếp máy tính qua UART. Arduino phát một bộ đếm Gray 8 bit ở tốc độ bước biết trước $f_{\text{bước}}$ (đặt bằng lệnh GRAY RATE). Vì mỗi bước chỉ đổi một bit nên mọi giá trị trung gian nhiều bit đều là lỗi lấy mẫu; $f_{\text{bước}}$ lấy từ thạch anh 16 MHz của Arduino nên đóng vai trò chuẩn đối chiếu.

Với mỗi tần số cần kiểm tra, STM32 được cấu hình CFG MODE DMA, TRIG IMM và CFG RATE $f_{\text{cấu hình}}$; sau đó gửi ARM, chờ sự kiện hoàn tất rồi DUMP khung SLA8 về máy tính. Phần mềm đếm số mẫu N_i trên mỗi bước Gray ổn định và suy ra tần số lấy mẫu thực tế

$$f_{\text{đo}} = \overline{N} \times f_{\text{bước}}.$$

Mọi lệnh gửi tới thiết bị là chuỗi ASCII kết thúc bằng ký tự xuống dòng, truyền qua UART 1.000.000 baud (ví dụ CFG RATE 1000000, ARM, DUMP). Đáp lại DUMP, thiết bị trả về một khung nhị phân SLA8 gồm phần đầu 48 byte (mã nhận dạng, phiên bản, số kênh, tần số yêu cầu và thực tế, số mẫu, vị trí trigger, cờ và hai mã kiểm tra FNV-1a), tiếp theo là phần dữ liệu dài đúng bằng số mẫu — mỗi mẫu 1 byte đóng gói trạng thái tám kênh. Khi thu đầy bộ đệm 13 888 mẫu, khung có kích thước $48 + 13\,888 = 13\,936$ byte.

Một mức được coi là đạt khi không có lỗi thứ tự chuỗi, mất mẫu, tràn bộ đệm hay sai mã kiểm tra, và sai lệch $|f_{\text{đo}} - f_{\text{cấu hình}}|/f_{\text{cấu hình}}$ nằm trong ngưỡng cho phép. Mỗi mức lặp lại nhiều lần; toàn bộ quy trình được tự động hóa bằng công cụ hardware_self_test.py, khung dữ liệu lưu ở định dạng .sla8 làm minh chứng.

4.4.2 Kết quả toàn vẹn tín hiệu

Bảng 4.4 Kết quả kiểm thử HIL với chuỗi Gray


Cơ chế	Tần số kiểm thử	Số lần	Kết quả
DMA	100 kS/s; 500 kS/s; 1, 2, 4, 6 và 6,545 MS/s	3 lần cho mỗi mức	Đạt; sai số đo không quá 0,05%.
DMA	1 kS/s	1 lần	Đạt; sai số đo 0,01%.
ISR	100, 250 và 400 kS/s	3 lần cho mỗi mức	Đạt; sai số đo không quá 0,01%.

Trong các phép thử trên, không ghi nhận lỗi thứ tự chuỗi Gray, trạng thái ngán bất thường, mất mẫu, tràn bộ đệm, lỗi DMA hoặc sai mã kiểm tra. Tại 6 và 6,545 MS/s, mỗi khung chứa ít nhất 212 trạng thái Gray ổn định, có chuyển mức trên đủ tám kênh và sai số tần số đo không quá 0,05%.

4.4.3 Kết quả hiển thị và giải mã giao thức

UART, I2C và SPI đã được kiểm chứng bằng tín hiệu thực do Arduino tạo. Với UART, phần mềm nhận đúng chuỗi byte 0x55, 0xA5, 0x4F, 0x4B ở cấu hình 8N1, 57.600 baud. Với I2C, bảng giải mã nhận đúng điều kiện bắt đầu, địa chỉ 0x50 ở chiều ghi, hai byte dữ liệu 0xA5, 0x5A và điều kiện kết thúc. Với SPI, bộ phát Arduino sử dụng ngõ ra cực máng hở và mức kéo lên 3,3 V của STM32. Tại 500 kS/s, phần mềm nhận đủ ba cặp byte

MOSI=0x55, MISO=0xA5; MOSI=0xA5, MISO=0x3C; MOSI=0x5A, MISO=0xC3, cùng hai sự kiện CS bắt đầu và kết thúc. Khung SLA8 gồm 13 888 mẫu không ghi nhận tràn bộ đệm hoặc mất mẫu.



Hình 4.1 Dạng sóng và kết quả giải mã UART 8N1 trên CH0 ở 57.600 baud



Hình 4.2 Dạng sóng và kết quả giải mã giao dịch I2C trên CH1–CH2



Hình 4.3 Dạng sóng và kết quả giải mã SPI trên CH3–CH6 tại 500 kS/s

4.4.4 Xác định giới hạn tần số lấy mẫu

Để tìm tần số lấy mẫu tối đa còn cho kết quả đúng, nhóm nạp bản firmware mở khóa tần số (tới 32 MS/s), tăng dần tần số cấu hình và đối chiếu với chuỗi Gray.

Khi tần số vượt khả năng của DMA, thiết bị bỏ bớt mẫu đều đặn nên tần số đo được không tăng theo mà dừng lại. Giới hạn là điểm mà tần số đo bắt đầu nhỏ hơn tần số cấu hình (Bảng 4.5).

Bảng 4.5 Đo xác định giới hạn tần số lấy mẫu DMA ở $f_{\text{TIM2}} = 72 \text{ MHz}$

Cấu hình	Đo được	Chênh lệch	Kết quả
1 MHz	1 MHz	≈ 0	Đạt
4 MHz	4 MHz	≈ 0	Đạt
6 MHz	6 MHz	$\leq 0,03\%$	Đạt
6,545 MHz	6,545 MHz	$\leq 0,03\%$	Đạt (giới hạn)
7,2 MHz	6,65 MHz	$-7,7\%$	Vượt giới hạn
8 MHz	6,79 MHz	-15%	Vượt giới hạn
9 MHz	6,81 MHz	-24%	Vượt giới hạn

Tần số đo trùng với tần số cấu hình (chênh lệch dưới 0,03%, là nhiễu của phép đo) đến 6,545 MS/s ($= 72 \text{ MHz}/11$). Từ 7,2 MS/s tần số đo giảm và dừng quanh 6,8 MS/s. Vậy giới hạn ở xung 72 MHz là **6,545 MS/s**; giá trị này được đặt làm ngưỡng MAX_TARG ET_RATE của firmware. So với cấu hình HSI 64 MHz (giới hạn 5,818 MS/s), việc dùng thạch anh HSE nâng giới hạn thêm khoảng 12,5%. Cơ chế ISR có giới hạn 400 kS/s do thời gian xử lý ngắt [3].

CHƯƠNG 5. ĐÁNH GIÁ VÀ THẢO LUẬN

5.1 Mức độ hoàn thành theo thiết kế

Hệ thống đã hình thành các khối chính của thiết bị phân tích logic: thu thập GPIO bằng TIM2, lưu dữ liệu vào bộ đệm, truyền khung SLA8, hiển thị dạng sóng trên máy tính và giải mã UART, I2C, SPI. Bảng dưới đây đối chiếu các yêu cầu chính với kết quả triển khai.

Bảng 5.1 Đối chiếu yêu cầu với kết quả triển khai

Yêu cầu	Kết quả triển khai	Đánh giá
Số kênh	Cấu hình tám kênh CH0–CH7.	Đáp ứng yêu cầu tối thiểu hai kênh.
Tần số lấy mẫu tối thiểu	TIM2 cho phép cấu hình từ 1 kHz.	Đáp ứng yêu cầu về cấu hình.
Hiển thị trên máy tính	Giao diện hiển thị đồng thời tám kênh.	Đã triển khai trong phần mềm.
Tính toán vẹn dữ liệu	HIL chuỗi Gray đạt tại DMA đến 6,545 MS/s và ISR đến 400 kS/s.	Không ghi nhận lỗi chuỗi, mất mẫu, tràn bộ đệm hoặc mã kiểm tra.
Quan hệ thời gian	Đọc đồng thời GPIOA IDR theo chu kỳ TIM2.	Chưa có số liệu định lượng jitter và skew.
Giải mã giao thức	Hỗ trợ UART, I2C và SPI.	Cả ba bộ giải mã đã được kiểm chứng trên phần cứng; SPI nhận đúng ba cặp byte tại 500 kS/s.

5.2 Hạn chế

Các hạn chế của phiên bản hiện tại gồm:

- Chưa có sơ đồ nguyên lý đầy đủ và số liệu định lượng jitter, skew giữa các kênh;
- Bộ giải mã SPI hiện giả định lấy mẫu tại cạnh lên và ghép byte theo thứ tự MSB-first; chưa cho phép cấu hình CPOL/CPHA và thứ tự bit.

5.3 Hướng phát triển

Các hướng phát triển tiếp theo gồm:

- Đo jitter và skew bằng tín hiệu tham chiếu chung trên nhiều kênh;
- Mở rộng bộ giải mã SPI để cấu hình CPOL, CPHA và thứ tự bit;
- Hoàn thiện sơ đồ đấu nối và quy trình kiểm tra mức điện áp trước các phép thử giao thức.

CHƯƠNG 6. KẾT LUẬN

Đề tài đã xây dựng thiết bị phân tích logic tám kênh dựa trên STM32F103C8 và phần mềm hiển thị trên máy tính. Hệ thống thu dữ liệu bằng DMA hoặc ISR, truyền khung SLA8 và giải mã UART, I2C, SPI. Kết quả HIL xác nhận xung TIM2 72 MHz; các phép thử chuỗi Gray đạt ở cơ chế DMA đến 6,545 MS/s và ISR đến 400 kS/s, không ghi nhận lỗi thứ tự, mất mẫu, tràn bộ đệm hoặc sai mã kiểm tra. Phép thử SPI bằng ngõ ra cực máng hờ tại 500 kS/s nhận đúng ba cặp byte MOSI/MISO và đầy đủ sự kiện CS. Phần đánh giá tiếp theo cần tập trung vào jitter, skew giữa các kênh và mở rộng cấu hình CPOL/CPHA.

TÀI LIỆU THAM KHẢO

- [1] Tài liệu học phần Bài tập lớn Hệ thống nhúng và thiết kế giao tiếp nhúng, học kỳ 2025.2.
- [2] Mã nguồn dự án thiết bị phân tích logic tám kênh: platformio.ini, src/firmware, src/software và tests.
- [3] Nhóm thực hiện, *Kết quả HIL trên STM32F103C8 chạy thạch anh HSE 72 MHz*, report/generated/hil_72mhz_summary.md.
- [4] STMicroelectronics, *STM32F103x8/xB medium-density performance line*, DS5319 Rev. 20. ST DS5319 (PDF).
- [5] STMicroelectronics, *RM0008: STM32F10xxx reference manual*, Rev. 21. ST RM0008 (PDF).
- [6] C. E. Shannon, “Communication in the Presence of Noise,” *Proceedings of the IRE*, vol. 37, no. 1, pp. 10–21, 1949.