npu设计要求

NPU设计要求（并行方案对比版）

1. 目标与范围

- 目标：在现有 `picorv32 + AXI SoC` 体系下，定义一个可落地、可扩展、可比较的 NPU 设计基线。
- 范围：本阶段聚焦 **NPU 子系统 RTL + 驱动接口 + 基本验证**，不要求一次性做到最终量产级功能。
- 结果：允许组员并行做不同微架构，最终按统一指标横向比较，选出主线方案。

2. 系统边界与集成约束

- CPU 为控制平面主控（下发任务、配置寄存器、处理中断）。
- NPU 为数据平面加速器（计算、搬运、状态上报）。
- 总线约束：
  - 控制面：`AXI-Lite Slave`（CPU -> NPU CSR）
  - 数据面：`AXI Master`（NPU -> SRAM/DDR 读写）
- 地址空间划分必须文档化，禁止硬编码“魔法地址”无说明。

3. 必选功能（MUST）

3.1 控制寄存器（CSR）最小集合

要求至少包含以下寄存器（32bit）：

- `CTRL`： `start/soft_reset/int_en/mode`
- `STATUS`： `busy/done/error/irq_pending`
- `SRC_ADDR`： 输入基地址
- `DST_ADDR`： 输出基地址
- `WEIGHT_ADDR`： 权重基地址（若不用也要保留）
- `LEN/SHAPE`： 长度或维度参数（至少支持一维长度）
- `STRIDE/PAD`： 步长或填充（可先部分实现）
- `PERF_CYCLE`： 一次任务总周期计数
- `ERR_CODE`： 错误码（地址越界、非法参数、超时等）

3.2 任务执行机制

- 支持“配置 -> 启动 -> 忙 -> 完成”闭环。

- `start` 只能在 `busy=0` 时接受，非法启动要有错误反馈。
- 完成后支持：
  - 置位 `done`
  - 可选触发 IRQ
  - CPU 写 1 清除状态位（W1C）

3.3 中断与轮询双路径

- 必须支持轮询（无 IRQ 也能工作）。
- 必须预留 IRQ 机制（即使当前系统中断线先接固定值，也要保持接口完整）。

3.4 可综合与可仿真

- RTL 必须可综合（Vivado 无语法级阻塞错误）。
- 必须提供最小可运行 testbench，能自动打印 PASS/FAIL。

4. 可选增强功能（SHOULD）

- 双缓冲（ping-pong）
- 简单 DMA 聚合突发访问（提升带宽利用率）
- 量化支持（INT8/INT16）
- 激活函数（ReLU/Clamp）
- 多任务队列（至少 2 项）
- 性能计数器细分（读周期、算周期、写周期）

5. 指令/控制字建议（供并行方案统一比较）

建议采用“**微指令描述符**”而非 CPU ISA 深耦合扩展：

- 方案 A：纯 CSR 配置型（最容易先跑通）
- 方案 B：描述符队列型（可扩展性更强）
- 方案 C：CSR + 描述符混合（推荐折中）

统一要求：无论采用哪种方案，都要输出“任务语义等价说明”，确保可对比。

6. 数据与存储要求

- 至少支持：
  - 输入 buffer
  - 输出 buffer
  - 权重/参数 buffer
- 访问对齐策略要明确：

    - 非对齐是否支持
    - 不支持时如何报错
- 地址越界要有硬件防护或错误上报，不允许静默写坏内存。

7. 时序与性能验收

每个方案必须给出以下数据：

- 目标频率（MHz）与关键路径说明
- 固定测试向量下总周期数
- 吞吐率（ops/cycle 或 pixels/s）
- 资源开销（LUT/FF/BRAM/DSP）
- 功耗估计（可后置，但要预留统计项）

8. 验证要求

8.1 功能验证

- 至少 3 组 test case：
    - 正常流程（Golden）
    - 边界参数（最小/最大长度）
    - 异常参数（非法地址/长度）

8.2 一致性验证

- 软件参考模型（C/Python 任一）与硬件结果逐项比对。
- 误差规则要明确（定点允许 ±1 LSB 或严格相等）。

8.3 回归要求

- 提供一键脚本：
    - 编译固件
    - 启动仿真
    - 自动判定 PASS/FAIL

9. 代码与文档规范

- 模块命名统一：`npu_*`
- 参数必须可配置，禁止把关键规格写死在 always 块中
- 每个模块头部注释必须包含：
    - 功能说明
    - 时序接口说明

    - 参数说明
- 提交时必须附带 `README`，写清：
    - 如何编译
    - 如何仿真
    - 如何看结果

10. 并行分工建议

- 组员 A：控制面（CSR/状态机/IRQ）
- 组员 B：数据通路（MAC/缓存/调度）
- 组员 C：AXI 主口与搬运（读写仲裁、突发）
- 组员 D：验证与脚本（testbench/回归/结果报表）

要求：接口先冻结，再并行开发，避免后期反复改端口。

11. 方案对比打分表（100 分）

- 功能完整性：30
- 性能（周期/吞吐）：25
- 资源效率（LUT/BRAM/DSP）：20
- 可扩展性（后续支持更多算子）：10
- 验证质量（覆盖率/自动化程度）：10
- 文档质量：5

12. 里程碑建议

- M1（本周）：接口冻结 + 最小 CSR 跑通
- M2（下周）：主计算路径跑通 + 基础 testbench
- M3：性能优化 + 回归自动化
- M4：横向评审 + 主线方案合并

附：最低交付清单（每个方案必须提交）

- RTL 源码（可综合）
- testbench（可自动 PASS/FAIL）
- 一键运行脚本（编译+仿真）
- 资源与性能报告（同一测试向量）

- 架构说明文档（2~4 页即可）