Week 1

Fundación Fulgor

CMOS Analog Integrated Circuit Design

Presentado por:

Dolores Pilar Gomez

Año 2025

Índice

Introd	ntroducción					
Marco	Teóric	0	4			
0.1.	Region	es operativas de los transistores MOS	4			
	0.1.1.	Física Básica de Dispositivos MOS	4			
	0.1.2.	La estructura del MOSFET	4			
	0.1.3.	Símbolos MOS	5			
Zonas	de Ope	eración	6			
	0.1.4.	Voltaje Umbral	6			
	0.1.5.	Región Triodo	7			
	0.1.6.		8			
	0.1.7.	Transconductancia del MOS	9			
	0.1.8.	Comportamiento de gm con parámetros constantes	9			
Efectos	s de Se	gundo Orden 1	0			
			10			
	0.1.10.	Modulación de longitud de canal	11			
	0.1.11.	Conducción subumbral	12			
Teoría	del esc	calado 1	.3			
	0.1.12.	Capacitancia de placa inferior Cj	13			
		Capacitancia de pared lateral Cjsw				
	0.1.14.	Impacto del escalado	۱4			
Teoría	del esc	calado 1	.5			
Capitu	lo 2: P	roblema 2.1	.6			
	0.1.15.	Análisis del gráfico NMOS/PMOS	١7			
	0.1.16.		17			
	0.1.17.	Curva Parabólica	17			
	0.1.18.	Diferencia de movilidad	17			
	0.1.19.	Influencia de λ	17			
	0.1.20.	Balance de diseño CMOS	17			
0.2.	Desarr	ollo conceptual de los resultados	18			
	0.2.1.	Longitud efectiva del canal (L_{eff})	18			
	0.2.2.	Relación geométrica W/L_{eff}	18			
	0.2.3.		19			
	0.2.4.	Factores de transconductancia efectivos	19			

0.2.5.	Corriente de drenaje en saturación (I_D)	19
0.2.6.	Transconductancia (g_m) y Resistencia de salida (r_o)	20
0.2.7.	LTSpice	21

Introducción

Esta unidad aborda los conceptos fundamentales relacionados con el funcionamiento de los dispositivos semiconductores empleados en los circuitos integrados. El objetivo es comprender el comportamiento de los transistores MOS mediante el análisis basado en el modelo/ecuaciones cuadráticas, así como aclarar las limitaciones de dicho modelo debido a los efectos de canal corto.

Marco Teórico

0.1. Regiones operativas de los transistores MOS

Prepare un documento breve sobre las regiones operativas de un transistor MOS. ¿Cuáles son las regiones operativas más comunes en las que operan los transistores MOS en un circuito y cuáles son las principales diferencias entre ellas?

0.1.1. Física Básica de Dispositivos MOS

Iniciamos el análisis explorando la estructura de los transistores MOS y desarrollamos sus relaciones entre corriente y voltaje (I/V). Posteriormente, abordamos fenómenos de segundo orden como el efecto de cuerpo, la modulación de la longitud del canal y la conducción en régimen subumbral.

0.1.2. La estructura del MOSFET




Figura 1: Estructura MOSFET

La figura 1 muestra la estructura de un dispositivo MOS tipo n (NMOS), el cual está fabricado sobre un sustrato tipo p (denominado "bulk"). Hay dos regiones tipo n fuertemente dopadas que forman los terminales de Drenador y Surtidor, una pieza de polisilicio ("poly") conductora que actúa como compuerta y una delgada capa de óxido de Silicio (SiO₂) que actúa como aislante.

Debido a que las uniones fuente/drenaje se difunden lateralmente durante la fabricación, la distancia real entre la fuente y el drenaje es:

$$L_{\text{eff}} = L_{\text{drawn}} - 2L_D \tag{1}$$

0.1.3. Símbolos MOS




Figura 2: Dispositivo PMOS simple / PMOS dentro de un n-well

En tecnologías CMOS, donde se integran transistores NMOS y PMOS en la misma oblea, el PMOS no se puede colocar directamente sobre el sustrato tipo p (usado para NMOS). Por eso se utiliza un n-well:

- El n-well es una region tipo n localizada dentro del sustrato tipo p.
- Dentro del n-well se fabrican los PMOS, con sus regiones fuente/drenaje tipo p.
- El n-well se conecta al voltaje más positivo del circuito para mantener las uniones pn en polarización inversa.




Figura 3: Simbología MOS

Zonas de Operación

0.1.4. Voltaje Umbral

El punto en el que el transistor comienza a conducir se conoce como voltaje umbral (V_{TH}) .

¿Qué ocurre cuando el voltaje de compuerta V_G aumenta desde cero? Al aumentar V_G de forma positiva, los huecos en el sustrato tipo p son repelidos del área bajo la compuerta, dejando atrás iones negativos que reflejan la carga de la compuerta (region de agotamiento). En esta condición, no fluye corriente, ya que no hay portadores de carga disponibles.

Cuando el potencial en la interfaz alcanza un valor suficientemente positivo, electrones comienzan a fluir desde la fuente hacia la interfaz y eventualmente hacia el drenaje, permitiendo el paso de corriente. Este fenómeno ocurre gradualmente a medida que aumenta V_G y se define como el punto en el que la interfaz óxido-silicio se vuelve tan tipo n como el sustrato es tipo p.




Figura 4: (a) MOSFET activado por voltaje de compuerta; (b) Formación de la región de agotamiento; (c) Inicio de la inversión; (d) Formación de la capa de inversión

El fenómeno de encendido en un dispositivo PMOS es similar al de los NFETs, pero con todas las polaridades invertidas (el voltaje umbral de un dispositivo PMOS es típicamente negativo).

En términos generales, se asume que el transistor se enciende cuando:

$$V_{\rm GS} \ge V_{\rm TH}$$
 (2)

0.1.5. Región Triodo

Se llama a $V_{\rm GS}-V_{\rm TH}$ voltaje de sobreexcitación y a W/L relación de aspecto. Si $V_{\rm DS} \leq V_{\rm GS}-V_{\rm TH}$, el dispositivo opera en la región triodo.




Figura 5: Region Triodo

El pico de cada parábola ocurre en:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2$$

En la región triodo, el transistor actúa más como una resistencia controlada por $V_{\rm GS}$, la cual es inversamente proporcional al voltaje de sobreexcitación. Cabe destacar que, a diferencia de los transistores bipolares, un dispositivo MOS puede estar "encendido" incluso si no transporta corriente.



Figura 6: Resistencia lineal controlada por voltaje

0.1.6. Saturación de la corriente de drenador

Si $V_{\rm DS} > V_{\rm GS} - V_{\rm TH}$, la corriente de drenador se vuelve relativamente constante, y decimos que el dispositivo opera en la zona de saturación.




Figura 7: Saturación de la corriente de Drenador

Este fenómeno se conoce como Pinch-off, en donde llega un momento en que $V_{\rm DS}$ es tan grande que, justo en la zona del drenador, el voltaje de la compuerta ya no alcanza para mantener abierto el canal.




Figura 8: Pinch-off

En ese punto, el canal se estrecha o se estrangula: la corriente no se corta, sigue fluyendo porque los electrones que llegan son atraídos hacia el drenador por el campo eléctrico. Y como la entrada de electrones está controlada solo por $V_{\rm GS}$, la corriente se vuelve prácticamente independiente de $V_{\rm DS}$.

0.1.7. Transconductancia del MOS

La transconductancia es una figura de mérito que indica que tan bien un disposito convierte un voltaje en una corriente. Es decir, representa la sensibilidad del dispositivo. Se puede apreciar que un pequeño cambio en $V_{\rm GS}$ produce un gran cambio en I_D :

$$g_m = \frac{\partial I_D}{\partial V_{GS}} \tag{3}$$

La misma tambien se puede definir como:

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} \tag{4}$$

$$g_m = \frac{2I_D}{V_{GS} - V_{TH}} \tag{5}$$

0.1.8. Comportamiento de gm con parámetros constantes




Figura 9: Transconductancia aproximada de un MOS como función del voltaje de sobreexcitación y de la corriente de drenaje

- Con I_D constante: Para una corriente fija, un transistor con menor voltaje de sobreexcitación es más sensible.
- Con W/L constante: Si se mantiene fija la geometría del transistor y se incrementa el voltaje de sobreexcitación, gm aumenta linealmente. A mayor voltaje de entrada, es más sensible.

Efectos de Segundo Orden

0.1.9. Boddy Effect

Cuando el voltaje del sustrato V_B es más negativo que el de la fuente V_S , se genera una mayor región de agotamiento debajo de la puerta ya que más huecos son atraídos hacia la conexión del sustrato (pero no existe una capa de inversión).




Figure 2.22 NMOS device with negative bulk voltage.




Figura 10: Boddy Effect

Para formar una capa de inversión (necesaria para que el transistor conduzca), la puerta debe aplicar más voltaje. Por lo tanto, $V_{\rm TH}$ aumenta.

La ecuación que define el valor de $V_{\rm TH}$ es:

$$V_{TH} = V_{TH0} + \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right) \tag{6}$$

donde:

- V_{TH0} : Voltaje umbral para $V_{SB}=0$ (sin polarización del cuerpo).
- γ : Coeficiente de efecto de cuerpo, dado por $\gamma = \frac{\sqrt{2q\varepsilon_s N_A}}{C_{ox}}$.
- \bullet ϕ_F : Potencial de Fermi, que depende de la concentración de dopaje del sustrato.

• V_{SB} : Voltaje entre la fuente y el sustrato (Source–Bulk).

En términos físicos, el efecto de cuerpo implica que al aumentar V_{SB} , el voltaje umbral V_{TH} también se incrementa, haciendo más difícil encender el transistor.

0.1.10. Modulación de longitud de canal

En teoría, cuando un transistor MOSFET opera en la región de saturación, la corriente I_D debería mantenerse constante, independientemente de V_{DS} . Sin embargo, en la práctica no ocurre exacamente así debido a la modulación de longitud de canal.

- Cuando el transistor entra en saturación, el canal se estrangula cerca del drenador $(Pinch\ off >)$
- A medida que V_{DS} sigue aumentando, el punto de estrangulamiento se desplaza hacia la fuente, lo que acorta efectivamente la longitud del canal.
- Como consecuencia, la resistencia del canal disminuye, permitiendo que la corriente I_D aumente ligeramente con V_{DS} , en lugar de permanecer constante.

La corriente de drenador en saturación se expresa como:

$$I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$
 (7)

donde:

- \bullet λ : parámetro de modulación por longitud de canal (inverso de la tensión de Early).
- V_{DS} : voltaje drenador-fuente.




Figura 11: Modulación de longitud de canal

0.1.11. Conducción subumbral

En el análisis ideal de un transistor MOSFET, se suele asumir que el dispositivo se apaga abruptamente cuando V_{GS} cae por debajo del voltaje umbral V_{TH} . Sin embargo, para valores $V_{GS} < V_{TH}$ aún existe una capa de inversión débil en el canal, la cual permite que una corriente pequeña fluya del drenador hacia la fuente. Esta corriente se denomina corriente de subumbral:

$$I_D = I_0 \exp\left(\frac{V_{GS} - V_{TH}}{nV_T}\right),\tag{8}$$

donde:

- $I_0 \propto \frac{W}{L}$, es decir, depende de la geometría del transistor.
- n > 1 es un factor de no idealidad que depende del proceso de fabricación.
- $\bullet~V_T=\frac{kT}{q}$ es el voltaje térmico, aproximadamente 25 mV a temperatura ambiente.




Figura 12: Conducción subumbral

En circuitos con millones de transistores, esta corriente residual puede representar un consumo significativo, incluso cuando los dispositivos están "apagados".

Es especialmente relevante en tecnologías de bajo voltaje y en diseño de bajo consumo, donde se busca minimizar la corriente de fuga.

Teoría del escalado

Reducir el tamaño de los transistores permite mejorar simultáneamente la velocidad, densidad y eficiencia energética.

La teoría del escalado propone 3 reglas básicas:

- Reducir todas las dimensiones físicas (laterales y verticales) por un factor $(\alpha) > 1$. Esto incluye longitud de canal, espesor de óxido, etc.
- V_{DS} : Reducir el voltaje umbral V_{TH} y el voltaje de alimentación V_{DD} por el mismo factor α . Esto mantiene las proporciones eléctricas y evita campos eléctricos excesivos (escalado de campo constante).
- Aumentar las concentraciones de dopado por el factor α .




Figura 13: Escalado ideal del transistor MOS

Por otro lado, se modifican las capacitancias parásitas:

0.1.12. Capacitancia de placa inferior Cj

- Depende del área de la unión y del ancho de la región de agotamiento.
- Al escalar las dimensiones del transistor, el ancho de la región de agotamiento se reduce, lo que aumenta la capacitancia por unidad de área.
- Cj aumenta con el escalado.

0.1.13. Capacitancia de pared lateral Cjsw

- Depende del perímetro de la unión y su profundidad.
- Aunque el perímetro se reduce, la profundidad también se reduce, lo que compensa el efecto.
- Cjsw permanece constante bajo escalado ideal.




Figura 14: Escalado de las capacitancias de las uniones S/D

0.1.14. Impacto del escalado

- La ganancia intrínseca $g_m r_o$ disminuye considerablemente debido a los efectos de canal corto y degradación de parámetros.
- Reducción del voltaje de alimentación V_{DD} . Además, los niveles máximos de oscilación de voltaje tambien se reducen (límite de rango).
- Disipación de potencia por un factor cuadrático:

$$\left(\frac{V_{DD}}{\alpha}\right)\left(\frac{I_{DD}}{\alpha}\right) = \frac{V_{DD}I_{DD}}{\alpha^2}$$

• Si se desea restaurar el rango dinámico, se debe aumentar g_m , lo que implica incrementar la corriente de polarización I_D , anulando el ahorro de potencia.

Efectos de canal corto

Los efectos de geometría pequeña surgen porque cinco factores desvían el escalado del escenario ideal:

- Los campos eléctricos tienden a aumentar porque el voltaje de alimentación no se ha escalado proporcionalmente.
- El término de potencial interno en la ecuación para el ancho total de la region de agotamiento no es escalable ni despreciable:

$$W = \sqrt{\frac{2\varepsilon_s}{q} \frac{N_A + N_D}{N_A N_D} \left(V_{bi} + V_R \right)} \tag{9}$$

- La profundidad de las uniones fuente/drenaje no puede reducirse fácilmente.
- La movilidad disminuye a medida que aumenta el dopado del sustrato.
- La pendiente de subumbral no es escalable.

Capitulo 2: Problema 2.1

Table 2.1 Level 1 SPICE models for NMOS and PMOS devices.

NMOS Model								
$\begin{aligned} LEVEL &= 1 \\ NSUB &= 9e{+}14 \\ TOX &= 9e{-}9 \\ MJ &= 0.45 \end{aligned}$	VTO = 0.7 LD = 0.08e-6 PB = 0.9 MJSW = 0.2	$\begin{aligned} & \text{GAMMA} = 0.45 \\ & \text{UO} = 350 \\ & \text{CJ} = 0.56\text{e}{-3} \\ & \text{CGDO} = 0.4\text{e}{-9} \end{aligned}$	$\begin{aligned} & \text{PHI} = 0.9 \\ & \text{LAMBDA} = 0.1 \\ & \text{CJSW} = 0.35\text{e}{-11} \\ & \text{JS} = 1.0\text{e}{-8} \end{aligned}$					
PMOS Model LEVEL = 1 NSUB = $5e+14$ TOX = $9e-9$ MJ = 0.5	VTO = -0.8 LD = 0.09e-6 PB = 0.9 MJSW = 0.3	GAMMA = 0.4 UO = 100 CJ = 0.94e-3 CGDO = 0.3e-9	PHI = 0.8 LAMBDA = 0.2 CJSW = $0.32e-11$ JS = $0.5e-8$					

Figura 15: SPICE models

Para W/L = 50/0.5, grafique la I_D de un NFET y un PFET en función de V_{GS} a medida que V_{GS} varía de 0 a 3 V. Suponga que $V_{DS}=3$ V. Se consideran valores absolutos.




Figura 16: Problema 2.1

0.1.15. Análisis del gráfico NMOS/PMOS

0.1.16. Umbral diferente

- El NMOS conduce cuando $V_{GS} > V_{TH} \approx 0.7 \text{ V}.$
- El PMOS conduce cuando $V_{GS} > V_{TH} \approx 0.8 \text{ V}.$
- En los gráficos se ve claramente que hasta esos puntos la corriente es cero.

0.1.17. Curva Parabólica

Una vez superado el umbral, I_D crece cuadráticamente con V_{GS} .

0.1.18. Diferencia de movilidad

- El NMOS tiene mayor movilidad $(350 \, \text{cm}^2/\text{V} \cdot \text{s vs } 100 \, \text{cm}^2/\text{V} \cdot \text{s en el PMOS})$.
- Esto hace que, para un mismo V_{GS} , el NMOS logre corrientes más grandes que el PMOS.

0.1.19. Influencia de λ

El término $(1 + \lambda V_{DS})$ corrige la modulación de la longitud de canal. Como $V_{DS} = 3 \text{ V}$ y λ es mayor en el PMOS, su pendiente se ajusta un poco más, pero sigue siendo más débil en comparación con el efecto de la movilidad.

0.1.20. Balance de diseño CMOS

Para lograr simetría entre NMOS y PMOS en un circuito CMOS real (por ejemplo, un inversor), es necesario ajustar los anchos W de los transistores. Usualmente se hace al PMOS más ancho que al NMOS para compensar la menor movilidad de huecos.

Resultados del Problema 2.1

A continuación se presentan los valores calculados para cada una de las preguntas:

Pregunta 1:
$$L_{\text{eff, NMOS}} = L - 2L_{D_n} = 0.5 \,\mu\text{m} - 2(0.08 \,\mu\text{m}) = \mathbf{0.340} \,\mu\text{m}$$

Pregunta 2:
$$L_{\text{eff, PMOS}} = L - 2L_{D_p} = 0.5 \,\mu\text{m} - 2(0.09 \,\mu\text{m}) = \mathbf{0.320} \,\mu\text{m}$$

Pregunta 3:
$$\frac{W}{L_{\text{eff. NMOS}}} = \frac{50 \,\mu\text{m}}{0.340 \,\mu\text{m}} = 147.06$$

Pregunta 4:
$$\frac{W}{L_{\rm eff,\;PMOS}} = \frac{50\,\mu{\rm m}}{0{,}320\,\mu{\rm m}} = \mathbf{156,}\mathbf{25}$$

Pregunta 5:
$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3,9\varepsilon_0}{9 \times 10^{-9}} = 3836,73 \,\mu\text{F/m}^2$$

Pregunta 6:
$$\frac{1}{2}\mu_n C_{ox} \frac{W}{L_{\text{eff}}} (1 + \lambda_n V_{DS}) = \frac{1}{2} (350 \times 10^{-4}) (C_{ox}) (147,06) (1 + 0,1 \cdot 3)$$

= $\mathbf{12,84} \,\text{mA/V}^2$

Pregunta 7:
$$\frac{1}{2}\mu_p C_{ox} \frac{W}{L_{\text{eff}}} (1 + \lambda_p V_{DS}) = \frac{1}{2} (100 \times 10^{-4}) (C_{ox}) (156,25) (1 + 0,2 \cdot 3)$$

= $\mathbf{4.80 \, mA/V^2}$

Pregunta 8:
$$I_{D,n} = K_n (V_{GS} - V_{Tn})^2 = (12.84 \times 10^{-3})(3 - 0.7)^2 = 67.90 \,\mathrm{mA}$$

Pregunta 9:
$$I_{D,p} = K_p(|V_{GS}| - |V_{Tp}|)^2 = (4.80 \times 10^{-3})(3 - 0.8)^2 = 23.21 \text{ mA}$$

0.2. Desarrollo conceptual de los resultados

0.2.1. Longitud efectiva del canal (L_{eff})

Para el NMOS se obtuvo $L_{\rm eff}=0.340\,\mu m$, mientras que para el PMOS se obtuvo $L_{\rm eff}=0.320\,\mu m$. Esto refleja que, debido a la difusión lateral de las regiones fuente y drenaje (L_D) , la longitud efectiva siempre es menor que la longitud de canal dibujada $(L=0.5\,\mu m)$. Una $L_{\rm eff}$ más corta implica un canal más débilmente controlado por la compuerta, incrementando los efectos de canal corto.

0.2.2. Relación geométrica W/L_{eff}

El NMOS presenta un cociente de 147,06, mientras que el PMOS tiene un valor de 156,25. Esta relación determina la capacidad de conducción relativa de cada dispositivo. A mayor $W/L_{\rm eff}$, mayor corriente puede transportar el transistor. En este caso, ambos transistores son bastante anchos respecto a su longitud efectiva, lo cual es típico en diseños de potencia moderada.

0.2.3. Capacitancia de óxido (C_{ox})

Se obtuvo un valor de $C_{ox} = 3836,73 \,\mu\text{F/m}^2$. Este parámetro depende del espesor del óxido (t_{ox}) y de la constante dieléctrica del material. Un valor alto de C_{ox} implica que la compuerta controla mejor el canal, lo que a su vez mejora la transconductancia del transistor.

0.2.4. Factores de transconductancia efectivos

El NMOS presenta un valor de 12,84 mA/V², mientras que el PMOS tiene un valor de 4,80 mA/V². Estos coeficientes muestran la ganancia de corriente en saturación. El NMOS es más eficiente debido a la mayor movilidad de los electrones ($\mu_n \approx 350 \, \mathrm{cm}^2/\mathrm{V} \cdot \mathrm{s}$) en comparación con la de los huecos en el PMOS ($\mu_p \approx 100 \, \mathrm{cm}^2/\mathrm{V} \cdot \mathrm{s}$).

0.2.5. Corriente de drenaje en saturación (I_D)

Con un voltaje de compuerta $V_{GS} = 3V$, los resultados fueron:

- $I_{D,NMOS} = 67,90 \,\mathrm{mA}$
- $I_{D,PMOS} = 23,21 \,\text{mA}$

A igualdad de condiciones $(W/L, |V_{GS}|, |V_{DS}|)$, el NMOS conduce aproximadamente tres veces más corriente que el PMOS, lo que concuerda con la diferencia de movilidad entre electrones y huecos.

Resultados del Problema 2.2

A continuación se muestran los cálculos realizados en MATLAB para los transistores NMOS y PMOS, con W/L = 50/0.5 y $|I_D| = 0.5$ mA:

$$\begin{aligned} \text{Pregunta 10: } \frac{W}{L}_{\text{NMOS}} &= \frac{50\,\mu\text{m}}{0.5\,\mu\text{m}} = \mathbf{100} \\ \frac{W}{L}_{\text{PMOS}} &= \frac{50\,\mu\text{m}}{0.5\,\mu\text{m}} = \mathbf{100} \end{aligned}$$

Pregunta 11:
$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.9\varepsilon_0}{9 \times 10^{-9}} = 3836.73 \,\mu\text{F/m}^2$$

Pregunta 12:
$$g_{m,\text{NMOS}} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Tn}) = 350 \times 10^{-4} \cdot C_{ox} \cdot 100 \cdot (V_{GS} - 0.7)$$

= 1,97 mA/V (aproximado para
$$I_D = 0.5 \,\mathrm{mA}$$
)

Pregunta 13:
$$g_{m,PMOS} = \mu_p C_{ox} \frac{W}{L} (V_{GS} - |V_{Tp}|) = 100 \times 10^{-4} \cdot C_{ox} \cdot 100 \cdot (V_{GS} - 0.8)$$

= $\mathbf{0.99 \, mA/V}$

Pregunta 14:
$$r_{o, \mathrm{NMOS}} = \frac{1}{\lambda_n I_D} = \frac{1}{0.1 \cdot 0.5 \times 10^{-3}} = \mathbf{20 \, k\Omega}$$

Pregunta 15:
$$r_{o, PMOS} = \frac{1}{\lambda_p I_D} = \frac{1}{0.2 \cdot 0.5 \times 10^{-3}} = \mathbf{10 \, k\Omega}$$

Pregunta 16: Ganancia intrínseca NMOS: $g_m r_o = 1.97 \times 10^{-3} \cdot 20 \times 10^3 = 39.4 \, (\mathbf{A} \cdot \mathbf{\Omega}) / \mathbf{V}$

Pregunta 17: Ganancia intrínseca PMOS: $g_m r_o = 0.99 \times 10^{-3} \cdot 10 \times 10^3 = \mathbf{9.9} \, (\mathbf{A} \cdot \mathbf{\Omega}) / \mathbf{V}$

0.2.6. Transconductancia (g_m) y Resistencia de salida (r_o)

Transconductancia g_m :

La transconductancia es una medida de la capacidad del transistor para convertir un cambio de voltaje de compuerta en un cambio de corriente de drenaje. Para transistores en saturación, se calcula como:

$$g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)$$

donde μ es la movilidad del portador, C_{ox} la capacitancia por unidad de área de la compuerta, y $V_{GS} - V_T$ es la sobre-voltaje de la compuerta.

- Para el NMOS, $g_m \approx 1.97\,\mathrm{mA/V}$ - Para el PMOS, $g_m \approx 0.99\,\mathrm{mA/V}$

Esto refleja la mayor movilidad de electrones en el NMOS comparado con la movilidad de huecos en el PMOS, lo que permite al NMOS generar más corriente por cada voltio aplicado en la compuerta.

Resistencia de salida r_o :

La resistencia de salida representa la variación de la corriente de drenaje ante cambios en V_{DS} debido a la modulación de longitud de canal (efecto channel-length modulation):

$$r_o = \frac{1}{\lambda I_D}$$

donde λ es el parámetro de modulación de longitud de canal y I_D es la corriente de operación.

- NMOS: $r_o\approx 20\,\mathrm{k}\Omega$ - PMOS: $r_o\approx 10\,\mathrm{k}\Omega$

Un mayor r_o implica mayor linealidad y mayor capacidad de amplificación del transistor. Como el PMOS tiene mayor λ , su resistencia de salida es menor, reflejando una menor ganancia intrínseca.

0.2.7. LTSpice

A partir de las trazas simuladas en el ejemplo de la herramienta LTSpice, determine el valor de la corriente del colector en V1 = 10 V e I1 = 100 μ A e introdúzcalo en el cuadro de respuesta a continuación en unidades de mA.




Figura 17: Familia de curvas BJT

Corriente de Colector (IC) = 20.56 mA