

 VLSI & PCB PHYSICAL DESIGN

Tổng Quan Netlist, DRC & Layout

Bản đồ đấu nối, quy tắc hình học Silicon, cấu trúc dữ liệu phần cứng và bài toán đóng băng thời gian (Timing Closure) trong thiết kế vi mạch.

PHẦN I: NETLIST

Bản dịch trung gian giữa thiết kế logic (RTL / Schematic) và thiết kế vật lý
(Layout / PCB)

I Khái Niệm & Thành Phần Netlist

Netlist Là Gì?

Netlist đóng vai trò như một "**Bản đồ đấu nối**" liên kết toàn bộ các linh kiện, cổng logic và đường tín hiệu trong sơ đồ nguyên lý.

Nó chứa toàn bộ thông tin kết nối nhưng hoàn toàn không chứa tọa độ không gian vật lý (chưa có vị trí X, Y trên chip/board).

3 Thành Phần Cốt Lõi

1. Instance: Danh sách chip, resistor, transistor hoặc cổng logic (AND, OR, Flip-Flop, MUX).

2. Nets: Danh sách các đường tín hiệu dây nối liên kết các chân (pins) với nhau.

3. Ports: Các cổng vào/ra (I/O Ports) giao tiếp với môi trường ngoài của toàn mạch.


I Phân Loại Netlist & Quy Trình EDA

2 Loại Netlist Phổ Biến

- **Gate-Level Netlist (IC/FPGA):** Mạch tổng hợp thành các cổng logic chuẩn (AND, OR, DFF) và dây nối. Ví dụ: Verilog Netlist, EDIF.
- **Component-Level Netlist (PCB):** Liệt kê linh kiện rời kèm chân nối. Ví dụ: SPICE, Telesis, OrCAD Netlist.

Vị Trí Trong Design Flow

- Top-down ASIC: RTL (Verilog) → *Synthesis* → **Gate Netlist** → *Place & Route* → Layout.
- Verification: Dùng trong kiểm tra **LVS (Layout Versus Schematic)** để so sánh Netlist trích xuất từ Layout với Netlist nguyên lý ban đầu.



I Đọc Code & Dò Vết Dữ Liệu Netlist



Cấu Trúc Cell Sky130

Mỗi Instance khai báo loại cell (ví dụ: sky130_fd_sc_hd__xor2_2), tên instance (_11_) và gán chân .A(count[0]), .X(_01_).



Dò Ngược (Dataflow Trace)

Dò ngược tín hiệu từ _21_ (Flip-Flop bit 3 count) ← cổng MUX _20_ (reset/count) ← cổng XOR _15_ ← dây trung gian _09_ (AND3 của 3 bit thấp).



Lệnh Kiểm Tra OpenLane

Mở file Netlist sau tổng hợp Yosys:

```
cat  
design/*/runs/RUN_*/results/synthesis/*.v
```

PHẦN II: DESIGN RULE CHECK (DRC)

Quy tắc kiểm tra hình học vật lý đảm bảo khả năng chế tạo (Manufacturability)
trên Silicon & PCB

I Quy Tắc Hình Học DRC Cơ Bản



Minimum Width

Chiều rộng tối thiểu: Độ rộng vết kim loại/đường dây (Metal/Trace) không được nhỏ hơn giới hạn quang khắc để tránh đứt mạch (Open circuit).



Minimum Spacing

Khoảng cách tối thiểu: Khoảng cách giữa 2 dây dẫn cạnh nhau phải đủ lớn để ngăn hiện tượng dính mạch, chập điện (Short circuit) hoặc crosstalk.



Enclosure & Keepout

Độ bọc Lỗ Via & Vùng cấm: Lớp kim loại phải trùm qua lỗ Via đủ rộng (Overhang) và tuân thủ vùng cấm đi dây (Keepout zone/Boundary).

I Kiểm Tra DRC & Lỗi Thường Gặp

MÃ LỖI / TÊN LỖI	NGUYÊN NHÂN NGUYÊN LÝ	HẬU QUẢ SẢN XUẤT	PHƯƠNG PHÁP KHẮC PHỤC (FIXING)
Short / Clearance	Hai đường Metal hoặc Pad đặt quá gần nhau (< Min Spacing)	Dính mạch, chập nguồn/tín hiệu gây hỏng chip	Đẩy khoảng cách đường dây (Reroute / Nudge traces)
Min Width Violation	Vết dây kim loại bị thắt hẹp dưới ngưỡng PDK	Đứt dây trong quá trình ăn mòn hóa học (Etching)	Tăng độ rộng Metal track (Resize wire width)
Via Overhang	Viền kim loại bao quanh lỗ Via quá nhỏ	Hở tiếp xúc tầng (Inter-layer disconnect)	Mở rộng metal pad xung quanh Via
Density Violation	Mật độ kim loại toàn phân khu không đồng đều	Bề mặt mài hóa cơ (CMP) bị mấp mô	Thêm kim loại ảo (Dummy metal fill)

* Trong OpenLane, báo cáo DRC Signoff được kiểm tra bằng Magic VLSI tool tại: runs/RUN_*/reports/signoff/drc.rpt

PHẦN III: DATA STRUCTURE & TIMING

Kiến trúc lưu trữ phần cứng, cấu trúc vật lý Layout và bài toán đáp ứng thời gian

I Cấu Trúc Dữ Liệu Phần Cứng

Register File & Memory Array

- **Register File:** Tập hợp các thanh ghi Flip-Flop truy xuất song song nhiều cổng (Multi-port), độ trễ cực thấp nhưng tốn diện tích silicon.
- **SRAM Array:** Mảng nhớ mật độ cao xếp hàng-cột (Row/Col Decoder), dùng cell 6T-SRAM tối ưu diện tích cho Cache/Buffer lớn.

Hardware FIFO & FSM

- **Hardware FIFO:** Hàng đợi đệm dữ liệu (First-In-First-Out) điều phối bằng con trỏ Read/Write Pointer và mã Gray Code cho chuyển vùng clock (CDC).
- **Finite State Machine (FSM):** Cấu trúc logic chuyển trạng thái quản lý luồng điều khiển phần cứng (State Register + Next State Logic).

Cấu Trúc Layout & Setup/Hold Time

Thành Phần Layout Vật Lý


Layout chuyển các cổng logic thành khối bán dẫn (Standard Cells) phân bố trên Floorplan, kết nối bằng các tầng kim loại (Metal 1 - Metal 5).

Thời Gian Setup & Hold Time

- **Setup Time (t_{setup}):** Khoảng thời gian dữ liệu phải ổn định *trước* cạnh xung Clock.
- **Hold Time (t_{hold}):** Khoảng thời gian dữ liệu phải giữ nguyên *sau* cạnh xung Clock.

Mối Quan Hệ Layout & Timing

Khoảng cách layout dài → Tăng điện trở/điện dung ký sinh (RC Delay) → Làm chậm đường tín hiệu (Data Path) gây ra **Setup Violation** hoặc chênh lệch Clock Skew gây **Hold Violation**.



Tổng Kết

Quy trình thiết kế: RTL → Netlist → P&R → DRC/LVS → STA Timing Closure → GDSII Tape-out

 IC & PCB Physical Design Workflow

| Image Sources

600 × 400

<https://infohub.delltechnologies.com/static/media/9198938f-8c47-5a0e-82d9-6db6a62cd3f7/DAM-7bf1c69f-b5cf-4e5b-acb4-e75e233e2dce/out/4566.007.png>

Source: infohub.delltechnologies.com

600 × 400

<https://soclabs.org/sites/default/files/2022-02/Standard%20Cell%20Inverter.JPG>

Source: soclabs.org

