
## ÚVOD

CPU emulátor slúži na emuláciu jednoduchého 8-bitového procesora. Emulácia je softvérovo-hardvérová. V praxi to znamená, že väčšina inštrukcií procesora je vykonávaná výlučne pomocou emulačného programu (CPUemul) a len inštrukcie pre komunikáciu s externou pamäťou a vstupno-výstupnými (V/V) zariadeniami sú vykonávané s pomocou hardvérového emulátora.

# **ŠTRUKTÚRA PROCESORA**




Obr.1 Architektúra emulovaného procesora

Aritmeticko-logická jednotka (ALU) podporuje aritmetické a logické funkcie medzi dvoma registrami alebo medzi registrom a konštantou. Jedno registrové operácie sú taktiež vykonávané v ALU. Procesor používa Harwardskú architektúru – s oddelenými pamäťami a samostatnými zbernicami pre dáta a program.

#### **REGISTRE PROCESORA**

Procesor obsahuje štyri **8-bitové registre na všeobecné použitie**. Označujú sa **A, B, C, D**. Tieto registre je možné použiť vo všetkých inštrukciách pre prácu s 8-bitovými registrami. Napríklad je možné načítať konštantu do registra, vykonať rôzne aritmetické operácie (či už s dvomi registrami, s jedným registrom, alebo s jedným registrom a konštantou) a tiež logické operácie a posuny.

Podľa výsledku matematických operácií sa nastavujú príznakové bity **stavového registra F** (Flag register), ktorý je tiež 8-bitový, ale využité sú len spodné 3 bity:



Procesor obsahuje tiež tri 16-bitové registre:

- PC (Program Counter) ukazovateľ nasledujúcej inštrukcie
- SP (Stack Pointer) ukazovateľ vrcholu zásobníka
- MP (Memory Pointer) ukazovateľ pre nepriame adresovanie externej pamäte

Do 16-bitových registrov SP a MP je možné buď priamo zapísať konštantu, alebo dvojicu registrov AB. Na čítanie z týchto registrov je potrebné použiť dvojicu registrov CD.

Zásobník má veľkosť 64 kB (65536 bajtov). Veľkosť programu je obmedzená na maximálne 65536 inštrukcií.

Procesor obsahuje aj vnútornú pamäť s veľkosťou 256 B. Táto pamäť je nepriamo adresovaná pomocou registrov na všeobecné použitie.

#### **ZBERNICA**

Emulovaný procesor je 8-bitový, t.j. **dátová zbernica má šírku 8 bitov**. **Šírka adresnej zbernice je 16 bitov**. Tomu zodpovedá adresný pamäťový a vstupno-výstupný priestor s rozsahom 0-65535.

**Riadiaca zbernica** obsahuje 9 signálov, z toho je 5 výstupných a 4 sú vstupné. Výstupné riadiace signály:

- MW (Memory Write) zápis do pamäte
- MR (Memory Read) čítanie z pamäte
- IW (Input/Output Write) zápis do V/V zariadenia
- IR (Input/Output Read) čítanie z V/V zariadenia
- IA (Interrupt Acknowledge) potvrdenie prijatia požiadavky o prerušenie

Vstupné riadiace signály:

- IT (Interrupt) požiadavka o prerušenie
- RY (Ready) potvrdenie pripravenosti zariadenia
- BQ (Bus Request)
- BA (Bus Acknowledge)


### **PRERUŠENIA**

Procesor umožňuje použiť až 16 prerušení. Pri požiadavke o vyvolanie prerušenia prostredníctvom signálu IT, ak je povolené prerušenie, potvrdí procesor prijatie požiadavky signálom  $\overline{IA}$ . Následne prečíta procesor z dátovej zbernice číslo obslužného programu (0–15) a zavolá príslušný obslužný program. Názov obslužných programov je int00 – int15. Pri vyvolaní prerušenia je automaticky zakázané ďalšie prerušenie.

Ak je v obslužnom programe príkaz na povolenie prerušení (zvyčajne býva tento príkaz až na konci obslužného programu, ale môže byť aj inde), je možné aj vnorenie prerušení. Počet vnorených prerušení je obmedzený len veľkosťou zásobníka.

Prerušenie je možné vyvolať buď podľa úrovne signálu IT (keď je v logickej úrovni "1"), alebo pri zmene signálu IT (kontroluje sa zmena z "0" na "1"). Konkrétny spôsob vyvolávania prerušenia je možné nastaviť v emulačnom programe.

Na nasledovnom obrázku je znázornený časový priebeh signálov pri zisťovaní čísla prerušenia procesorom.




Obr.2 Načítanie čísla prerušenia

Postupnosť krokov pri zisťovaní čísla prerušenia:

- 1. Zariadenie vyšle požiadavku na prerušenie (IT = 1)
- 2. Procesor oznámi prijatie požiadavky (IA = 0)
- 3. Zariadenie zapíše na dátovú zbernicu číslo prerušenia
- 4. Po uplynutí daného času procesor prečíta číslo prerušenia a zruší signál IA

# KOMUNIKÁCIA PO ZBERNICI

Komunikácia procesora s pamäťou alebo s vstupno-výstupnými zariadeniami je synchrónna. Na nasledovných obrázkoch sú znázornené časové priebehy signálov pre zápis aj čítanie.



Obr.3 Synchrónna komunikácia s pamäťou (V/V zariadením) a, čítanie b, zápis