

Wykład 3 i 4

PTM


Mikrokontroler ATMEL AVR ATMEGA

- Zintegrowane układy peryferyjne

Na podstawie książki:

Mikrokontrolery AVR ATmega w praktyce - Rafał Baranowski

AVR – schemat blokowy



AVR – budowa

System przerwań

- Układ mikrokontrolera musi działać dynamicznie – odpowiednie podprogramy muszą być wykonywane selektywnie i w kolejności zależnej od stanu układów wewnętrznych ale i od sygnałów docierających z zewnątrz
- Jeśli jakiś układ zgłasza potrzebę jego obsługi (tzw. żądanie przerwania), mikrokontroler, jeśli program to przewiduje, przerywa bieżącą pracę i przystępuje do wykonywania podprogramu przyporządkowanego danemu źródłu przerwania. Po zakończeniu podprogramu układ wraca do poprzednie wykonywanych czynności.
- Należy uaktywnić obsługę przerwań (po inicjalizacji jest to wyłączone)
- Należy też w rejestrze funkcyjnym danego urządzenia ustawić odpowiednio bit sterujący lub zestaw bitów w pozwalający bardziej szczegółowo sterować przerwaniem w danym module

AVR – budowa

System przerwań

Priorytety i wektory przerwań

- W przypadku zgłoszenia więcej niż jednego żądania przerwania w jednym cyklu zegarowym, kolejność ich obsługi zależy od ich *priorytetu*. Priorytety są ustalane oddzielnie, dla danego typu układu.
- *Wektor przerwań* - to adres w pamięci programu pod którym powinien znajdować się podprogram obsługi tego przerwania.
- Pojemność pamięci przydzielonej danemu wektorowi to 1 lub 2 słowa rozkazowe, więc w praktyce może się tam znaleźć instrukcja skoku do miejsca gdzie znajduje się właściwy podprogram.
- **W przypadku gdy zostanie włączona globalna obsługa przerwań, po czasie gdy pojawiły się już jakieś przerwania, obsługiwane w pierwszej kolejności będą te które mają wyższy priorytet a nie te które wystąpiły wcześniej**

AVR – budowa

System przerwań

Rozłożenie wektorów przerwań w pamięci programu (ATmega32)

wektor	Adres w pamięci programu	źródło	Rodzaj przerwania
1	\$000	RESET	Sygnał z zewnątrz, reset po włączeniu, reset Brown-out, reset Watch-dog, reset JTAG AVR
2	\$002	INT0	Zewnętrzne przerwanie 0
3	\$004	INT1	Zewnętrzne przerwanie 1
4	\$006	INT2	Zewnętrzne przerwanie 2
5	\$008	TIMER2 COMP	Porównanie w TIMER 2
6	\$00A	TIMER2 OVF	Przepelnienie w TIMER 2
7	\$00C	TIMER1 CAPT	Przechwycenie w TIMER 1
8	\$00E	TIMER1 COMPA	Porównanie A w TIMER 1
9	\$010	TIMER1 COMPB	Porównanie B w TIMER 1
10	\$012	TIMER1 OVF	Przepelnienie TIMER 1
11	\$014	TIMER0 COMP	Porównanie TIMER 0
12	\$016	TIMER0 OVF	Przepelnienie w TIMER 0
13	\$018	SPI, STC	Zakończenie transmisji przez SPI
14	\$01A	USART, RXC	Zakończenie odbierania przez USART
15	\$01C	USART, UDRE	Pusty rejestr danych USART
16	\$01E	USART, TXC	Zakończenie wysyłania przez USART
17	\$020	ADC	Zakończenie przetwarzania przez ADC
18	\$022	EE_RDY	Stan gotowości EEPROM
19	\$024	ANA_COMP	Komparator analogowy
20	\$026	TWI	Interfejs I2C
21	\$028	SPM_RDY	Gotowość na umieszczenie programu

AVR – budowa

System przerwań

Przerwanie inicjalizacyjne

- Inicjalizacja mikrokontrolera może być traktowana jako specyficzne źródło przerwania
- Przerwanie inicjalizacyjne ma najwyższy priorytet i blokada globalna go nie obejmuje
- Mikrokontroler po zerowaniu zaczyna wykonywać program od adresu zerowego i tam wypada wektor inicjalizacji gdzie należy umieścić instrukcję skoku

AVR – budowa

System przerwań

Znaczniki przerwań

- Prawie każdemu przerwaniu przyporządkowany jest dedykowany rejestr w przestrzeni adresowej wejścia-wyjścia w którym znajduje się znacznik przerwania (*interrupt flag*)
- Aktywność tego bitu oznacza wystąpienie żądania i ustawiany jest przez odpowiednie źródło żądania
- Zerowanie następuje przeważnie automatycznie w chwili gdy mikrokontroler przechodzi do obsługi przerwania
- Nawet jeśli obsługa przerwań nie jest uaktywniona, znaczniki przerwania działają i możliwe jest ich wykorzystanie w programie do sterowania jego działaniem (mechanizm *polling* - odpytywania)
- Wtedy wymagane jest „ręcznie” zerowanie znacznika
- jeśli obsługa przerwań jest uaktywniona, i znacznik przerwania został ustawiony, ale przerwanie nie może być natychmiast obsłużone (np. obsługiwane jest inne przerwanie) można programowo je wyzerować (i przerwanie nie zostanie zauważone)
- Istnieją przerwania „jednorazowe” z mechanizmem znacznikowym oraz „wielokrotne” bez tego mechanizmu i podprogram obsługi jest realizowany tak długo jak przerwanie jest aktywne

AVR – budowa

System przerwań

Obsługa przerwań

1. Automatyczne wyłączenie globalnego zezwolenie na przerwania ($I=0$) i zachowanie na stosie licznik programu (4 cykle)
2. Wykonanie instrukcji umieszczonej w wektorze zgłoszonego przerwania (przeważnie skok) (2-3 takty zegara)
3. Wykonanie podprogramu; zakończenie instrukcją powrotu *reti* (włączenie globalnego zezwolenia na przerwania $I=1$) lub *ret* (nie powoduje odblokowania przerwań $I=0$)
4. Zdjęcie ze stosu adresu powrotnego i wykonanie skoku
5. Jeśli w trakcie wykonywania podprogramu przerwania pojawi się kolejne przerwanie, to wykonanie zostanie zawieszone do momentu ponownego ustawienia $I=1$ (automatycznie lub manualnie)
6. Po zakończeniu obsługi jednego przerwania i rozpoczęciem obsługi kolejnego mikrokontroler wykonuje co najmniej jedną instrukcję programu głównego

Podprogram powinien być możliwie jak najkrótszy (zaprzestanie działania głównego programu, blokowanie innych przerwań, możliwość przepełnienia stosu)

AVR – Moduł przerwań zewnętrznych

Typy przerwań zewnętrznych

- **Standardowe przerwania INTn** (n – numer przerwania)
asynchroniczne i synchroniczne
- Wszystkie układy ATmega mają co najmniej jedno wejście przerwania standardowego - INT0
- W przerwaniu asynchronicznym, żądanie przerwania jest wykrywane niezależnie od zegara systemowego, minimalna długość impulsu przerywającego to 50 ns; może służyć do wyprowadzania uC ze stanu uśpienia (wtedy czas minimum ok 1us)
- W synchronicznym czasie trwania impulsu przerywającego dłuższy niż 1 cykl głównego sygnału zegarowego; poza trybem *idle*, nie mogą służyć do wychodzenia układu ze stanu uśpienia
- W obu trybach można wybrać parametr wyzwalający sygnał: zbocze opadające i rosnące, niski poziom napięcia, lub zmiana V

AVR – Moduł przerwań zewnętrznych

Typy przerwań zewnętrznych

- **Przerwania PCIn - *Pin Change Interrupt*** (n – numer przerwania)
asynchroniczne
- może służyć do wyprowadzania uC ze stanu uśpienia
- wyzwalanie na skutek zmiany stanu logicznego na jednym z przyporządkowanych wejść
- można wykorzystać większość wyprowadzeń uC jako źródło sygnału wyzwalającego
- każde przerwanie PCIn może mieć osiem źródeł wyzwalających, które każde działa niezależnie ale są obsługiwane przez ten sam program obsługi przerwania PCIn

AVR – Moduł przerwań zewnętrznych

Obsługa przerwań INTn

- Każde przerwanie zewnętrzne INTn ma przyporządkowane pojedyncze wyprowadzenie oraz 3-4 bity sterujące
- Znacznik INTn uaktywnia dane przerwanie
- Ustawianie parametru sygnału zezwalającego, bity ISCn1 i ISCn0

ISCn1	ISCn0	Parametr sygnału odpowiadający żądaniu przerwania
0	0	Niski poziom napięcia (*)
0	1	Jakakolwiek zmiana stanu logicznego (**)
1	0	Zbocze opadające
1	1	Zbocze narastające

zawsze w sposób asynchroniczny, ** wyłącznie dla przerwań w wersji synchronicznej

- Znacznik wystąpienia przerwania – INTFn
- W przypadku przerwania wyzwalania poziomem, nie jest wykorzystywane mechanizm znacznikowy, więc minimalny czas trwania poziomu wywołającego powinien być na tyle długi by uC mógł zakończyć wykonywanie bieżącej instrukcji, wyjść ze stanu uśpienia lub by zdążył ustawić znacznik I w rejestrze SREG

AVR – Moduł przerwań zewnętrznych

Obsługa przerwań PCIn

- Znacznik PCIEn uaktywnia dane przerwanie
- Przerwania wykorzystują mechanizm znacznikowy – każdemu PCIn opowiada znacznik PCIFn
- Dane przerwanie PCIn może być wyzwalane zmianą stanu logicznego na jednym z ośmiu przyporządkowanych mu wejść PCINTx;
- Należy określić, które z linii przyporządkowanych danemu przerwaniu mogą powodować jego wyzwolenie – nastawa znaczników PCINTx w rejestrze PCMSKn

AVR – Pamięć EEPROM

Cechy ogólne

- Pojemność od 256 B do 4kB
- Każda komórka może być zapisywana minimum 100 000 razy
- Służy do zapamiętywania ustawień systemu, zbieranych informacji itd..
- Może być zapisywana także wraz z pamięcią programu, także za pomocą programatora ISP

Dedykowane rejestry funkcyjne

- Do **określenia adresu komórki**, na której ma być wykonana operacja zapisu/odczytu wykorzystywana jest para rejestrów EEARH (MSB) oraz EEARL (LSB)
- Jako **bufor pamięci EEPROM** wykorzystywany jest rejestr funkcyjny EEDR – w czasie odczytu pamięci do niego kierowany jest odcytany bajt spod adresu określonego przez EEARH i EEARL. W czasie zapisu odwrotnie.

AVR – Pamięć EEPROM

Dedykowane rejestry funkcyjne

- Do zarządzania pamięcią EEPROM służy rejestr sterujący **EECR**

Bit:	7	6	5	4	3	2	1	0	
	-	-	-	-	EERIE	EEMWE	EEWE	EERE	EECR
Zapis / Odczyt:	0	0	0	0	Z/O	Z/O	Z/O	Z/O	
Wartość domyślna:	0	0	0	0	0	0	0	0	

- **EERIE** – generacja przerwania przy gotowości do zapisu. W sposób ciągły tak długo jak znacznik EEWE ma niską wartość
- **EEMWE** – zezwolenie na zapis. Musi być ustawiony najwcześniej cztery cykle zegarowe przed rozpoczęciem operacji zapisu (przed ustawieniem znacznika EEWE). Automatycznie zerowany przez operację zapisu lub jeśli nie została ona wywołana po 4 cyklach zegarowych
- **EEWE** – zapis pamięci – ustawienie tego bitu powoduje zapis wartości z EEDR pod adres określony przez EEARH i EEARL
- **EERE** – odczyt pamięci – ustawienie tego bitu powoduje odczyt komórki o adresie określonym przez EEARH i EEARL zapis do EEDR

AVR – Pamięć EEPROM

Zapis pamięci

- Należy sprawdzić czy poprzednia operacja zapisu się zakończyła, sprawdzając znacznik EEWB
- Należy załadować rejestry EEARH i EEARL adresem komórki pamięci EEPROM
- Bajt do zapisu umieścić w rejestrze EEDR
- Zapis odbywa się po ustawieniu bitu EEWB w rejestrze EECR przy aktywności znacznika EEMWB (*takie zabezpieczenie przez przypadkowym zapisem*). Cykl musi być krótszy niż 4 takty, dlatego warto wyłączyć globalne zezwolenie na przerwania
- Zapis odbywa się „w tle” typowo w czasie 8,5 ms (3,4 ms)
- Jeśli uaktywnione jest przerwanie gotowości do zapisu EEBIE, po zakończeniu bieżącej operacji zapisu zgłaszane jest przerwanie dedykowanego przerwania pamięci - w sposób ciągły dopóki wartość logiczna znacznika EEWB jest niska

AVR – Pamięć EEPROM

Odczyt pamięci

- Należy sprawdzić czy pamięć jest w stanie gotowości sprawdzając znacznik EEWB
- Należy załadować rejestry EEARH i EEARL adresem komórki pamięci EEPROM
- Odczyt odbywa się po ustawieniu bitu EERE w rejestrze EECR przy aktywności znacznika EEMWB
- Bajt odczytany zostanie zapisany w rejestrze EEDR
- Operacja odczytu zajmuje 4 cykle zegarowe

Uwagi końcowe

- W aplikacjach gdzie jest częste zapisywanie danego bajtu należy dbać o równomierne zużycie pamięci – zapisywanie w różnych jej obszarach
- Należy sprawdzić też czy nie ma zapisu pamięci **flash** – procesy się wzajemnie zakłócają
- Obniżenie napięcia zasilania podczas zapisu może powodować błędy – zapis złej wartości lub w złym miejscu

AVR – Układy licznikowe

Układy licznikowe

- Służą do odmierzania czasu
- Zliczania zdarzeń
- Generacji przebiegów o zmiennej częstotliwości i wypełnieniu
- W AVR liczniki 8 i 16 bitowe

Dedykowane rejestry funkcyjne

- *n* – oznaczenie numeru układu licznikowego; *x* – oznaczenie modułu porównującego
- TCNTn – aktualna wartość zliczona przez licznik 8 bitowy
- TCNTnH (MSB) i TCNTnL (LSB) – aktualna wartość zliczona przez licznik 16 bitowy
- OCRnx, OCRnxH, OCRnxL – wartość ustalona do porównywania z aktualną wartością licznika
- ICRnH i ICRnL – rejestry do zapisywania wartości przechwyconej (w jakimś konkretnym momencie)

AVR – Układy licznikowe

Dedykowane rejestry funkcyjne

- TCCRn (TCCRnx) – rejestr do nastawy trybu pracy liczników
- *Bity CSn* – określają źródło sygnału taktującego przyporządkowany im licznik
- *Bity WGMn* – tryb pracy danego licznika
- *Bity COMn* – wybór automatycznej generacji sygnałów wyjściowych
- *Bity FOCn (FOCnx)* – dalej
- *Bity ICNCn i ICESn* - dalej

AVR – Układy licznikowe

Dedykowane rejestry funkcyjne

- TIMSK (ETIMSK lub TIMSKn) – rejestr bitów uaktywniających przerwania od zdarzeń generowanych przez liczniki (przepełnienie, zgodność porównania)
- TIFR (ETIFRS lub TIFRn) – znaczniki żądań
- Dane zdarzenie można obsługiwać przerwaniami albo odpytując znaczniki żądań – tak jak było to opisane

Mechanizm buforowy

- Do rejestrów 16-bitowych wprowadzono dostęp buforowany w postaci rejestru tymczasowego służącego do przechowywania starszego bajtu rejestru
- Przy zapisie do rejestru w pierwszej kolejności wpisuje się MSB, a następnie wpisuje się LSB
- Przy odczycie z rejestru w pierwszej kolejności odczytuje się LSB, a następnie odczytuje się MSB

AVR – Układy licznikowe

Źródła impulsów zliczających

- Do określenia źródła impulsów zliczanych przez dany licznik służy zestaw trzech znaczników **CSn**
- Najczęściej wybór pomiędzy następującymi trybami: zatrzymanie licznika, taktowanie z zegara systemowego, zliczania zboczy sygnału zewnętrznego

1. Taktowanie zegarem systemowym uC (o częstotliwości podstawowej lub podzielonej – preskaler o podziale nawet do 1:1024)

2. Zliczanie impulsów zewnętrznych z portów oznaczonych Tn – maksymalna częstotliwość sygnału nie powinna być większa niż połowa częstotliwości systemowej mikrokontrolera

AVR – Układy licznikowe

Praca asynchroniczna

- Dwa wyprowadzenia: TOSC1 i TOSC2 jako wyprowadzenia dodatkowego generatora mogącego pracować z zewnętrznym rezonatorem kwarcowym od 0 do 256 kHz, i 4 krotnie mniejsza niż częstotliwość systemowa
- *(przy kwarcu zegarkowym $f=32,768$ kHz, pojemności licznika 256 i preskalerze 1:128 można wywoływać przerwania odkładnie co 1 s)*
- Do zarządzania rejestr ASSR:
 - *-ASn – ustawienie n-tego licznika na tryb asynchroniczny*
 - *- TCNnUB – zajętość rejestru TCNTn*
 - *- OCRnUB (OCRnxUB) - zajętość rejestru OCRn*
 - *- TCRnUB (TCRnxUB) – zajętość rejestru TCRnx*
 - *- EXCLK – ustawienie zewnętrznego sygnału zegarowego do taktowania w trybie asynchronicznym (nie we wszystkich i nie zalecane)*
- Tryb może być też wykorzystywany do wychodzenia uC z trybu uśpienia

AVR – Układy licznikowe

Preskaler częstotliwości

- Podukład służący do dzielenia podstawowej częstotliwości taktującej moduły licznikowe w zakresie 1:1 do 1:1024 – znaczniki CSn
- Jeden wspólny dla liczników synchronicznych i oddzielny dla modułu asynchronicznego
- Znaczniki do zerowania preskalerów (PSRn, lub PSTASY, PSRSYNC)
- Do jednoczesnego wyzerowania preskalerów działających w różnych trybach służy znacznik TSM

AVR – Układy licznikowe

Tryby pracy licznika

Tryb pracy normalnej

- Ustawienie przez znaczniki WGMn, jeśli bity CSn są odpowiednio ustawione licznik zaczyna pracować
- Układ zlicza od 0 do 255 lub 65535 a po przepełnieniu zlicza od początku
- Aktualny stan można sprawdzić poprzez odczyt rejestru TCNTn
- Rejestr ten też można zapisać
- Zdarzenie przepełnienia może służyć do generowania przerwania

AVR – Układy licznikowe

Tryb porównania

- Porównanie wartości zliczonej z wartością ustaloną lub wieloma wartościami przechowywanymi w rejestrze OCRnx
- Zrównanie tych dwóch wartości może wywołać przerwanie i powodować zmianę na wyjściu przydzielonemu licznikowi
- Wyjścia przyporządkowane mają oznaczenia Ocn (OCnx), do sterowania nimi przez licznik służą znaczniki COMn (COMnx) z rejestru TCCRn (TCCRnx);
- Wystąpienie zgodności między OCRnx i TCNTn może powodować:
 - - COMnx1...COMnx0=00 – brak reakcji
 - - COMnx1...COMnx0=01 – zmiana stanu linii na przeciwny
 - - COMnx1...COMnx0=10 – ustawienie stanu niskiego
 - - COMnx1...COMnx0=11 – ustawienie stanu wysokiego
- *(należy też ustawić odpowiedni znacznik DDxn)*
- Można modyfikować zawartość rejestru TCNTn (ale to może zablokować wystąpienie porównania zgodnego)
- Reakcja na zdarzenie równości jest opóźniona o jeden takt zegara licznikowego

AVR – Układy licznikowe


Tryb przechwytywania

- Tylko liczniki 16 bit
- Przepisanie zawartości głównego rejestru licznika (TCNTnH i TCNTnL) do specjalnego rejestru ICRx (ICRxH i ICRxL) w ściśle określonej chwili
- Zdarzenie wyzwalające taką operację może być zbocze narastające lub opadające sygnału (ustawianie przez bit ICESn w rejestrze TCCRnx) na wyprowadzeniu o oznaczeniu ICPn
- Zdarzenie przechwycenia może generować przerwanie
- Sygnał wyzwalający przechwycenie może też pochodzić z komparatora analogowego
- Istnieje możliwość uaktywnienia filtra cyfrowego (noise canceler) połączonego szeregowo z wejściem ICPn – ustawienie bitu ICNCn w rejestrze TCCRn
- Zbocze jest wykrywane jeśli po jego wystąpieniu sygnał się nie zmienia przez 4 okresy zegara sygnałowego

AVR – Układy licznikowe


Tryb CTC (*Clear Timer on Compare match*)

- Zerowanie licznika po wykryciu zgodności rejestru TCNTn z OCRn – możliwe dowolne ustalenie długości cyklu zliczania (np. zastosowanie w generacji sygnału o zmiennej częstotliwości)
- Nastawia się poprzez bity WGMn z rejestru TCCRn
- Przy zerowaniu może być generowanie przerwanie



AVR – Układy licznikowe


Tryb PWM (*Pulse Width Modulation*) – Tryb generacji przebiegu okresowego z modulowaną szerokością impulsu



AVR – Układy licznikowe

Tryb PWM (*Pulse Width Modulation*) – Modulacji Szerokości Impulsu


- Do wyboru służą znaczniki WGMn z rejestru TCCRn
- Zawartość rejestrów OCRn (OCR_{nx}) określa wypełnienie sygnału generowanego na wyprowadzeniach OCn (OC_{nx})
- Zasada prosta – licznik zlicza do wartości maksymalnej i zeruje się
- **Dopóki zawartość rejestru TCNTn jest mniejsza niż wartość określająca wypełnienie sygnału ($OCRn$) wyjście OC_{nx} pozostaje w stanie niskim (wysokim przy polaryzacji zanegowanej)**
- **Jeśli wartość TCNTn jest większa niż wartość w rejestrze OC_{NRx} , wyjście OCN przyjmuje stan wysoki (niski)**
- Może generować przerwania w wyniku przepełnienia, zgodnego porównania lub przechwycenia



AVR – Układy licznikowe

Tryb poprawnej fazy PWM


- W tym przypadku zliczanie zachodzi na przemian w górę i w dół, a zmiana kierunku ma miejsce po osiągnięciu wartości maksymalnej lub zera
- Sygnał generowany na danym wyprowadzeniu OCnx przyjmuje niską wartość logiczną (lub wysoką w trybie zanegowanym ustalonym przez bity COMnx) w chwili wykrycia zgodności przy porównaniu podczas zliczania w górę oraz wartość wysoką (niską) przy zgodnym porównaniu i zliczaniu w dół
- Dwukrotnie wolniejszy (jeden cykl pracy wymaga dwóch cykli licznikowych)
- Zmiana współczynnika wypełnienia **nie powoduje** zaburzenia symetrii generowanych impulsów (np. do regulacji prędkości obrotowej silników)



AVR – Układy licznikowe

Tryb poprawnej fazy i częstotliwości PWM

- Tak jak innych ustawienie poprzez odpowiednią konfigurację bitów WGMn
- W poprzednich trybach rejestr OCRnx po załadowaniu faktycznie zmieniał swoją zawartość dopiero po osiągnięciu przez licznik wartości maksymalnej
- W tym trybie dzieje się to po osiągnięciu wartości zerowej
- Powoduje to że generowany przebieg jest poprawny częstotliwościowo – w każdym cyklu impuls jest generowany w środku okresu PWM



AVR – Układy licznikowe

Generacja przerwań

- Podstawowe przerwanie generowane przez układy licznikowe to wywoływane jest **zdarzeniem przepelnienia** – do odblokowania służy bit TOIE_n a znacznikiem żądania jest TOV_n
- Te przerwania mogą być generowane po osiągnięciu wartości maksymalnej (czyli z osiągnięciem wartości zero) lub w przypadku poprawnej fazy PWM po osiągnięciu wartości zerowej (czyli przy rozpoczęciu zliczania do przodu)
- Kolejne źródło przerwania to **zdarzenie zgodnego porównania** zawartości rejestrów TCNT_n z OCR_n
- Mogą być generowane także gdy układ jest wykorzystywany do określania maksymalnej pojemności licznika (tryb CNC), współczynnika wypełniania (w PWM) czy rozdzielczości modulacji (PWM)
- Do odblokowania służy bit OCIE_n a znacznikami są bity OCF_n

AVR – Układy licznikowe

Generacja przerwań

- **Przerwania wywołane przechwytywaniem**, generowane zaraz po uaktualnieniu danego rejestru ICR_x na skutek wykrycia oczekiwanego stanu przejściowego w sygnale zewnętrznym
- Rodzaj przerwania zewnętrznego ale z dodatkową funkcją zapamiętania chwili jego wystąpienia
- Jeśli rejestr ICR_x służy do przechowywania wartości maksymalnej licznika (w trybie CTC lub PWM) przerwanie takie może być generowane po jej osiągnięciu
- Do uaktywnienia służy bit ICIE_n, a znacznikiem stanu jest bit ICF_n
- *Generalnie przed ustawieniem danego przerwania, należy sprawdzić stan jego znacznika przerwania. Jeśli jest ustawiony należy zapisać go wysoką wartością logiczną, co spowoduje anulowanie wcześniejszych żądań*

AVR – Układ USART


Uniwersalny synchroniczny i asynchroniczny nadajnik-odbiornik
Universal Synchronous/Asynchronous Receiver/Transmitter

- Układ do prowadzenia prostych transmisji szeregowych – np. pomiędzy dwoma lub więcej mikrokontrolerami
- Po zastosowaniu zewnętrznych konwerterów (napięciowych, prądowych, napięciowo-różnicowych) USART może być wykorzystany do obsługi interfejsów RS-232 lub RS-485 czyli do komunikacji z komputerem PC
- Wykorzystywane dwie linie uC o oznaczeniach TxD – tor danych nadawanych oraz RxD tor danych odbieranych
- Umożliwia stworzenie interfejsu *full duplex*
- Może pracować w trybie asynchronicznym (najczęściej stosowany)
- W trybie synchronicznym potrzeba dodatkowej linii taktującej XCK; trzeba zdefiniować urządzenie nadrzędne sterujące sygnałem taktującym; większa potrzebna liczba linii ale pozwala zwiększyć pewność i prędkość transmisji
- USART może być wykorzystywany do łączenia wielu uC przez pojedynczą magistralę szeregową na której wyróżniono układ nadrzędny (*multi-processor communication mode*)

AVR – Układ USART

Ramka transmisyjna

- Budowa ramki może być dowolnie wybierana poprzez nastawę rejestru UCSRC
- Ramka zawsze składa się z bitu startu (rozpoczynającego transmisję), bitów przesyłanego słowa (od najmłodszego do najstarszego) ewentualnego bitu kontroli parzystości/nieparzystości oraz bitu (bitów) stopu
- Przesyłane słowo może mieć od 5 do 9 bitów



- Bity kontroli parzystości/nieparzystości dodawane są automatycznie jeśli opcja jest uaktywniona
- Bit stopu dodatkowo zwiększa pewność transmisji; jego brak (brak wysokiej wartości logicznej) oznacza prawdopodobnie niepowodzenie transmisji
- Drugi bit stopu Sp2 umożliwia opóźnienie transmisji ramki przylegającej

AVR – Układ TWI


Moduł TWi

- TWI (Two Wire Interface) jest tożsamy z popularnym standardem I²C (patent Philips)
- Łatwa do zastosowania komunikacja wymagająca tylko dwóch przewodów
- Tryb Master i Slave
- Możliwość pracy jako nadajnik i odbiornik
- 7-bitowa przestrzeń adresowa dająca 128 różnych adresów Slave
- Układ Multi-master
- Prędkość przesyłu do 400 kHz
- Mechanizm redukcji zakłóceń na linii
- Wybudzanie procesora po rozpoznaniu adresu Slave
- Długość linii transmisyjnych 1-100 metrów

AVR – Układ TWI

Moduł TWi (I²C)

- TWI jest bardzo dobre rozwiązanie dla typowych aplikacji z udziałem mikrokontrolerów.
- Protokół TWI umożliwia połączenie między sobą do 128 różnych jednostek używając tylko dwóch przewodów, jednego dla sygnału zegarowego (SCL) i jednego dla danych (SDA).
- Zewnętrzny sprzęt wymaga tylko istnienia podciągania linii rezystorami (pull-up) dla obu przewodów.
- Wszystkie jednostki podłączone do linii mają własny adres i mechanizm przydzielania linii jest wbudowany w protokół TWI




AVR – Układ SPI

Serial Peripheral Interface (Microwire)

- Szeregowy interfejs SPI pozwala na szybką synchroniczną transmisję danych między ATmega32 a urządzeniami zewnętrznymi lub pomiędzy układami ATmega32.
- Wykorzystywany do programowania uC Atmega
- W porównaniu do I²R jest szybszy i prostszy, ale wymaga większej liczby linii sygnałowych i krótszych połączeń
- Pełny-duplex, transmisja 3-przewodowa
- Działanie jako Master lub Slave
- Transmisja rozpoczynająca się od pierwszego lub ostatniego bitu w bajcie
- Flaga przerwania zakończenia transmisji
- Ochrona przez kolizją zapisu
- Funkcja wybudzania z Idle Mode
- Tryb podwójnej prędkości dla układu Master

AVR – Komparator analogowy

Budowa i działanie



- Wejście nieodwracające AINO lub wewnętrzne napięcie referencyjne (1,23V) – ustawienie przez znacznik ACBG
- Wejście odwracające lub multiplexer z przetwornika A/C – ustawienie znacznika ACME o ile przetwornik jest wyłączony
- Stan wyjścia przetwornika jest ustawiany w znaczniku ACO
- Domyślnie komparator jest włączony po inicjalizacji, dlatego dla ograniczania poboru mocy można go zablokować ustawiając znacznik ACD

AVR – Komparator analogowy

Dedykowane rejestry funkcyjne

Bit	7	6	5	4	3	2	1	0	
	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	ACSR
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	N/A	0	0	0	0	0	

- ACD – blokowanie modułu komparatora (po blokowaniu obsługa żądań powinna być wyłączona)
- ACBG – źródło napięcie odniesienia
- ACO – stan wyjścia komparatora analogowego (opóźnienie 1-2 okresy zegara systemowego)
- ACI – znacznik przerwania dla modułu komparatora (kasowany automatycznie przy obsłudze przerwania)
- ACIE – uaktywnienie przerw dla komparatora
- ACIC- tryb przechwytywania licznika 1 – wyjście komparatora zostaje podłączone do modułu przechwytyjącego licznika 1(zastępuje wyprowadzenie ICP1)
- Wybór zdarzenia generującego przerwanie

ACIS1	ACIS0	Interrupt Mode
0	0	Comparator Interrupt on Output Toggle
0	1	Reserved
1	0	Comparator Interrupt on Falling Output Edge
1	1	Comparator Interrupt on Rising Output Edge

AVR – Komparator analogowy

Dedykowane rejestry funkcyjne

- Istnieje możliwość podłączenia wyjścia analogowego multiplexera z przetwornika analogowo/cyfrowego do wejścia odwracającego komparatora –ustawienie znacznika ACME (rejestr SFIOR lub ADCSRB)
- Można tak zastąpić linię AINI jedynie gdy przetwornik A/C jest wyłączony (wyzerowany znacznik ADEN w rejestrze ADCSRA)
- Źródła sygnału na wyprowadzeniu odwracającym w funkcji nastaw znaczników: ACME, ADEN MUX2...0 (rejestr ADMUX)

ACME	ADEN	MUX2..0	Analog Comparator Negative Input
0	x	xxx	AIN1
1	1	xxx	AIN1
1	0	000	ADC0
1	0	001	ADC1
1	0	010	ADC2
1	0	011	ADC3
1	0	100	ADC4
1	0	101	ADC5
1	0	110	ADC6
1	0	111	ADC7

AVR – przetwornik A/C (ADC)


Informacje ogólne

- Przetwornik 10 bitowy, ale błąd dopuszczalny wynosi ± 2 jednostki kwantyzacji (LSB) czyli w rzeczywistości dokładność 9 bitowa (512 poziomów kwantyzacji)
- Wejście napięcia zasilającego AVCC
- Wejście napięcia odniesienia AREF
- Wejścia sygnałów analogowych (współdzielone z liniami portów) o oznaczeniach ADC7 do ADC0 które są podłączane przez układ multipleksera których napięcia są odnoszone do masy
- Możliwość wykorzystania par kanałów w roli wejść sygnału różnicowego, który może być wybrane do próbkowania przez A/C
- Wbudowane napięcie odniesienia 2,56 V
- Maksymalna prędkość pozwalająca zachować gwarantowaną rozdzielczość to 15 tysięcy próbek na sekundę (minimalny czas przetwarzania 13 lub 65 μs)

AVR – przetwornik A/C (ADC)

Część analogowa


- Napięcie zasilające powinno być podłączone do końcówki AVCC nawet gdy moduł jest nieużywany (podłącza się VCC)
- Przy wykorzystaniu przetwornika A/C typowo zasila się go VCC z zastosowaniem filtra dolnoprzepustowego LC
- Źródło napięcia odniesienia, nawet jeśli jest ono wewnętrzne, warto odłączyć podłączając między AREF a GND kondensator ceramiczny kilkadziesiąt nF
- Obowiązują wszelkie zagadnienia związane z projektowaniem płytek do sygnałów analogowych i cyfrowych



AVR – przetwornik A/C (ADC)

Część analogowa

- Impedancja widziana od strony wejścia przetwornika składa się z rezystancji szeregowej (1-100k) i równoległej pojemności (14 pF) tworząc filtr dolnoprzepustowy o częstotliwości granicznej 110 kHz
- Dla wejść różnicowych częstotliwość graniczna sygnału to 4 kHz



AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- Rejestrem zarządzającym analogową częścią modułu A/C jest ADMUX

Bit	7	6	5	4	3	2	1	0	
	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0	ADMUX
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- REFS1...0 – wybór źródła napięcia odniesienia

REFS1	REFS0	Voltage Reference Selection
0	0	AREF, Internal Vref turned off
0	1	AVCC with external capacitor at AREF pin
1	0	Reserved
1	1	Internal 2.56V Voltage Reference with external capacitor at AREF pin

- ADLAR – porządek bitowy w rejestrach ADCH i ADCL. Wynik konwersji jest 10 bitowy więc do tych dwóch rejestrów może być wpisany naturalnie lub z 6cio krotnym przesunięciem w lewo. W drugim przypadku (ADLAR=1) ADCH zawiera wynik o 8 bitowej rozdzielczości (jeśli taka wystarcza mechanizm ten jest pewnym udogodnieniem bo można odczytywać tylko ten rejestr)

AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- MUX4...0 – wybór kanału wejściowego i jego wzmocnienie

MUX4..0	Single Ended Input	Positive Differential Input	Negative Differential Input	Gain
00000	ADC0	N/A		
00001	ADC1			
00010	ADC2			
00011	ADC3			
00100	ADC4			
00101	ADC5			
00110	ADC6			
00111	ADC7			
01000		ADC0	ADC0	10x
01001		ADC1	ADC0	
01010		ADC0	ADC0	200x
01011		ADC1	ADC0	
01100		ADC2	ADC2	10x
01101		ADC3	ADC2	
.				
MUX4..0	Single Ended Input	Positive Differential Input	Negative Differential Input	Gain
11101		ADC5	ADC2	1x
11110	1.22V (V _{BG})	N/A		
11111	0V (GND)			

AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- Rejestrem zarządzającym cyfrową częścią modułu A/C jest ADCSRA

Bit	7	6	5	4	3	2	1	0	
	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0	ADCSRA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- ADEN – włączenie modułu ADC
- ADSC – rozpoczęcie przetwarzania – zapisanie tego znacznika rozpoczyna przetwarzanie; Bit jest w stanie wysokim cały czas jak trwa przetwarzanie
- ADATE – uaktywnienie trybu wyzwalania automatycznego. Sygnał wyzwalający jest wybierany przez ADTS2..0. Po ustawieniu znaczników ADFR i ADSC przetwornik pracuje nieprzerwanie, cyklicznie uaktualniając zawartość rejestrów ADCH...ADCL
- ADIF – znacznik zakończenia konwersji. Jest jednocześnie znacznikiem przerwania modułu ADC (kasowany automatycznie przy obsłudze żądania lub manualnie)
- ADIE – uaktywnienie przerwań przy zakończeniu przetwarzania

AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- ADPS2...0 – nastawa preskalera dla modułu ADC. Ponieważ przetwornik działa na zasadzie sukcesywnej aproksymacji, wykorzystuje on sygnał taktujący. Poprzez nastawę tych znacznika wybiera się współczynnik podziału. (Do jednej konwersji układ potrzebuje 13 cykli zegarowych)

ADPS2	ADPS1	ADPS0	Division Factor
0	0	0	2
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- Bity ADTS2...0 (rejestr SFIOR) umożliwiające wybór źródła sygnału uruchamiającego proces przetwarzania w trybach pracy automatycznej

ADTS2	ADTS1	ADTS0	Źródło sygnału wyzwalającego
0	0	0	Wyzwalanie ciągle, rozpoczynane zapisem ADSC=1
0	0	1	Wyjście komparatora analogowego znacznik ACO w rejestrze ACSR
0	1	0	Przerwanie zewnętrzne INTO znacznik INTFO (w rejestrze GIFR lub EIFR)
0	1	1	Zgodne porównanie wartości licznika 0 z OCR0 znacznik OCF0 (np. w rejestrze TIFR)
1	0	0	Przepełnienie licznika 0. znacznik OVFO (np. w rejestrze TIFR)
1	0	1	Zgodne porównanie wartości licznika 1 z OCR1B znacznik OCF1B (np. w rejestrze TIFR)
1	1	0	Przepełnienie licznika 1. znacznik TOV1 (np. w rejestrze TIFR)
1	1	1	Przechwycenie wartości licznika 1. znacznik ICF1 (np. w rejestrze TIFR)

AVR – przetwornik A/C (ADC)

Dedykowane rejestry funkcyjne

- Wynik konwersji jest wpisywany do rejestrów ADCH (MSB) i ADCL (LSB) które razem tworzą rejestr 16 bitowy
- Jeśli konieczny jest odczyt obu części wyniku należy najpierw odczytać rejestr ADCL później ADCH. Operacja odczytu ADCL powoduje blokowanie aktualizacji obu rejestrów do chwili odczytania ADCH

$ADLAR = 0$

Bit	15	14	13	12	11	10	9	8
	–	–	–	–	–	–	ADC9	ADC8
	7	6	5	4	3	2	1	0

$ADLAR = 1$

Bit	15	14	13	12	11	10	9	8
	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2
	7	6	5	4	3	2	1	0

AVR – przetwornik A/C (ADC)

Działanie i obsługa modułu

- Przed włączeniem modułu ADC należy dobrać częstotliwość jego pracy przez nastawę bitów ADPS2...0
- Można włączyć przetwornik ustawieniem znacznika ADEN
- Jeśli trzeba można uruchomić obsługę przerwań ADIE
- Określić tryb pracy przetwornika manualny (nic dodatkowego nie trzeba robić) lub automatyczny (ustawić ADATE i nastawa bitów ADTS2...0 w celu wybrania źródła sygnału wyzwalającego)
- Po zainicjalizowaniu a przed pierwszą operacją przetwarzania należy ustalić źródła sygnału wejściowego (MUX4...0) i napięcia odniesienia (REFS1...0) /należy pamiętać że *daną linię trzeba ustawić w tryb wejściowy – DDRxn/*
- Wyzwalanie konwersji może być manualne (załadowanie znacznika ADSC) lub automatyczne (w przypadku wyzwalania automatycznego w trybie ciągłym, pierwsze wyzwalanie też jest inicjowane przez załadowanie znacznika ADSC)
- Pierwszy proces konwersji jest wydłużony do 25 cykli zegara ADC, każdy kolejny 13 cykli
- Zakończenie przetwarzania jest sygnalizowane wysoki stanem znacznika ADIF i ewentualną generacją przerwania (jeśli ADIE=1). Wtedy można odczytać zawartość ADCH i ADCL. Bez mechanizmu przerwania ADIF należy manualnie zerować

AVR – przetwornik A/C (ADC)

Wynik przetwarzania

- Przy przetwarzaniu sygnału z pojedynczego wyprowadzenia ADCn wynik ma postać:

$$ADC = \frac{V_{IN} \cdot 1024}{V_{REF}}$$

- V_{in} – napięcie mierzone
- V_{REF} – wartość napięcia odniesienia
- W przypadku konwersji napięcia różnicowego:

$$ADC = \frac{(V_{POS} - V_{NEG}) \cdot GAIN \cdot 512}{V_{REF}}$$

- V_{POS} – napięcie na wejściu nieodwracającym
- V_{NEG} – napięcie na wejściu odwracającym
- Ponieważ napięcie różnicowe może przyjmować wartości ujemne, wynik jest zapisywany w kodzie uzupełnienia do dwóch - U2

AVR – przetwornik A/C (ADC)

Zapobieganie zakłóceniom

- Wprowadzenie uC w specjalny tryb uśpienia – ADC Noise Reduction Mode
- Niewykorzystywanie w sposób cyfrowy pozostałych, nieużywanych wejść przetwornika ADCn
- Zaprzeszczenie prowadzenia szybkich transmisji
- W przypadku dokonywania pomiarów napięć różnicowych zaleca się wstępne wyznaczenie błędu zera
- Jeśli możliwe wykonywanie kilku pomiarów i ich uśrednianie