Evaluierung der Cache-Hierarchie eines nachrichtengekoppelten Manycore-Prozessors

Dominik Walter

27. September 2016

Inhaltsverzeichnis

- RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit

Inhaltsverzeichnis

- RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit




Abbildung: Aufbau der RCMC-Architektur




Abbildung: Aufbau der RCMC-Architektur

Eigenschaften	
Original	Erweiterung
lokaler Speicher	lokaler Cache
	J




Abbildung: Aufbau der RCMC-Architektur

Eigenschaften	
Original	Erweiterung
lokaler Speicher	lokaler Cache
 kein Hauptspeicher 	gemeinsamer Hauptspeicher




Abbildung: Aufbau der RCMC-Architektur

Eigenschaften	
Original	Erweiterung
lokaler Speicher	lokaler Cache
 kein Hauptspeicher 	 gemeinsamer Hauptspeicher
 Zugriffszeit immer 1 Takt 	 realistische Zugriffszeit


Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit


Inhaltsverzeichnis


- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit

Simulator



Simulator





Inhaltsverzeichnis

- RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Prozessor

• 4x4 Kerne

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

• 1 Channel

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

- 1 Channel
- 1 Queue

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

- 1 Channel
- 1 Queue
- Hohe Zugriffszeit

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

- 1 Channel
- 1 Queue
- Hohe Zugriffszeit

Benchmarks

• Integer Sort (IS)

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

- 1 Channel
- 1 Queue
- Hohe Zugriffszeit

Benchmarks

- Integer Sort (IS)
- Data Traffic (DT)

Prozessor

- 4x4 Kerne
- RCMC-Manycore

Hauptspeicher

- 1 Channel
- 1 Queue
- Hohe Zugriffszeit

Benchmarks

- Integer Sort (IS)
- Data Traffic (DT)
- Conjugate Gradient (CG)

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit

Problematik

• Wann werden die Einträge im Hauptspeicher aktualisiert?

Problematik

• Wann werden die Einträge im Hauptspeicher aktualisiert?

Lösung I: Write-Through

• Daten werden immer direkt in den RAM schreiben

Problematik

• Wann werden die Einträge im Hauptspeicher aktualisiert?

Lösung I: Write-Through

- Daten werden immer direkt in den RAM schreiben
- Im Speicher steht immer der aktuelle Wert

Problematik

Wann werden die Einträge im Hauptspeicher aktualisiert?

Lösung I: Write-Through

- Daten werden immer direkt in den RAM schreiben
- Im Speicher steht immer der aktuelle Wert

Lösung II: Write-Back

• Erst bei einer Verdrängung wird zurückgeschrieben

Problematik

Wann werden die Einträge im Hauptspeicher aktualisiert?

Lösung I: Write-Through

- Daten werden immer direkt in den RAM schreiben
- Im Speicher steht immer der aktuelle Wert

Lösung II: Write-Back

- Erst bei einer Verdrängung wird zurückgeschrieben
- Weniger Traffic

Problematik

Wann werden die Einträge im Hauptspeicher aktualisiert?

Lösung I: Write-Through

- Daten werden immer direkt in den RAM schreiben
- Im Speicher steht immer der aktuelle Wert

Lösung II: Write-Back

- Erst bei einer Verdrängung wird zurückgeschrieben
- Weniger Traffic
- Aufwändiger zu Implementieren

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Lösung I: Write-Allocate

• Bei einem Schreibzugriff wird der Eintrag in den Cache geladen

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Lösung I: Write-Allocate

- Bei einem Schreibzugriff wird der Eintrag in den Cache geladen
- Nur mit Write-Back sinnvoll

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Lösung I: Write-Allocate

- Bei einem Schreibzugriff wird der Eintrag in den Cache geladen
- Nur mit Write-Back sinnvoll
- Folgen auf einen Schreibzugriff weitere Zugriffe, so befindet sich der Eintrag bereits im Cache

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Lösung I: Write-Allocate

- Bei einem Schreibzugriff wird der Eintrag in den Cache geladen
- Nur mit Write-Back sinnvoll
- Folgen auf einen Schreibzugriff weitere Zugriffe, so befindet sich der Eintrag bereits im Cache

Lösung II: Write-Non-Allocate

• Bei einem Schreibzugriff wird der Eintrag nicht in den Cache geladen

Problematik

• Wird beim Schreiben der Eintrag in den Cache geladen?

Lösung I: Write-Allocate

- Bei einem Schreibzugriff wird der Eintrag in den Cache geladen
- Nur mit Write-Back sinnvoll
- Folgen auf einen Schreibzugriff weitere Zugriffe, so befindet sich der Eintrag bereits im Cache

Lösung II: Write-Non-Allocate

- Bei einem Schreibzugriff wird der Eintrag nicht in den Cache geladen
- Eventuell unnötiger Eintrag wird nicht in den Cache geladen




Abbildung: Vergleich zwischen verschiedenen Schreibstrategien

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Cache-Line Größe

Problematik

• Wie groß sollte eine Cache-Line sein?

Problematik

• Wie groß sollte eine Cache-Line sein?

Lösung I: Kleine Cache-Line

• Bei einer Verdrängung werden weniger Daten ersetzt

Problematik

Wie groß sollte eine Cache-Line sein?

Lösung I: Kleine Cache-Line

- Bei einer Verdrängung werden weniger Daten ersetzt
- Schlechte Ausnutzung der Lokalitäts-Eigenschaft

Problematik

Wie groß sollte eine Cache-Line sein?

Lösung I: Kleine Cache-Line

- Bei einer Verdrängung werden weniger Daten ersetzt
- Schlechte Ausnutzung der Lokalitäts-Eigenschaft

Lösung II: Große Cache-Line

Bessere Ausnutzung der Lokalitäts-Eigenschaft

Problematik

Wie groß sollte eine Cache-Line sein?

Lösung I: Kleine Cache-Line

- Bei einer Verdrängung werden weniger Daten ersetzt
- Schlechte Ausnutzung der Lokalitäts-Eigenschaft

Lösung II: Große Cache-Line

- Bessere Ausnutzung der Lokalitäts-Eigenschaft
- Bei Cache-Misses müssen mehr Daten geladen werden




Abbildung: Für größere Cache-Lines steigt der Traffic, während die Takte bei Test 38 minimal sind.

Inhaltsverzeichnis

- RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Evaluierung

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

• 1 Eintrag

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

- 1 Eintrag
- Schlechte Ausnutzung des Cache-Speichers

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

- 1 Eintrag
- Schlechte Ausnutzung des Cache-Speichers

Lösung II: n-Fach Satz-Assoziativ

n Einträge

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

- 1 Eintrag
- Schlechte Ausnutzung des Cache-Speichers

Lösung II: n-Fach Satz-Assoziativ

- n Einträge
- Bessere Ausnutzung des Cache-Speichers

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

- 1 Eintrag
- Schlechte Ausnutzung des Cache-Speichers

Lösung II: n-Fach Satz-Assoziativ

- n Einträge
- Bessere Ausnutzung des Cache-Speichers

Lösung III: Voll-Assoziativ

• alle Einträge

Problematik

• Wieviele Einträge müssen bei einem Zugriff verglichen werden?

Lösung I: Direkt-Abgebildet

- 1 Eintrag
- Schlechte Ausnutzung des Cache-Speichers

Lösung II: n-Fach Satz-Assoziativ

- n Einträge
- Bessere Ausnutzung des Cache-Speichers

Lösung III: Voll-Assoziativ

- alle Einträge
- Beste Ausnutzung des Cache-Speichers




Abbildung: Die Satzgröße hat kaum Einfluss auf die Benchmarks

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Problematik

• Wie groß muss der Cache mindestens sein?

Problematik

- Wie groß muss der Cache mindestens sein?
- Gibt es eine maximale Größe?

Problematik

- Wie groß muss der Cache mindestens sein?
- Gibt es eine maximale Größe?

Lösung

So groß wie möglich

Problematik

- Wie groß muss der Cache mindestens sein?
- Gibt es eine maximale Größe?

Lösung

- So groß wie möglich
- Platz auf Chip ist begrenzt




Abbildung: Stetige Verbesserung durch Vergrößerung des Caches

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Problematik

• Wann schnell muss der Cache sein um sich noch zu lohnen?

Evaluierung

Problematik

- Wann schnell muss der Cache sein um sich noch zu lohnen?
- Ist ein kleiner schneller Cache besser als ein Größerer?

Problematik

- Wann schnell muss der Cache sein um sich noch zu lohnen?
- Ist ein kleiner schneller Cache besser als ein Größerer?

Lösung I: Klein und Schnell

Kürzere Zugriffszeit

Problematik

- Wann schnell muss der Cache sein um sich noch zu lohnen?
- Ist ein kleiner schneller Cache besser als ein Größerer?

Lösung I: Klein und Schnell

- Kürzere Zugriffszeit
- Niedrigere Hit-Rate

Problematik

- Wann schnell muss der Cache sein um sich noch zu lohnen?
- Ist ein kleiner schneller Cache besser als ein Größerer?

Lösung I: Klein und Schnell

- Kürzere Zugriffszeit
- Niedrigere Hit-Rate

Lösung II: Groß und Langsam

• Längere Zugriffszeit

Problematik

- Wann schnell muss der Cache sein um sich noch zu lohnen?
- Ist ein kleiner schneller Cache besser als ein Größerer?

Lösung I: Klein und Schnell

- Kürzere Zugriffszeit
- Niedrigere Hit-Rate

Lösung II: Groß und Langsam

- Längere Zugriffszeit
- Höhere Hit-Rate




Abbildung: Geschwindigkeit ist für die Ausführungszeit wichtiger als die Größe

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- 3 Fazit

Problematik

• Wieviele Ebenen sind sinnvoll?

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

Keine Duplikate

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

- Keine Duplikate
- Höhere Gesamtgröße

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

- Keine Duplikate
- Höhere Gesamtgröße
- Jeder verdrängte Eintrag muss in die nächste Ebene geschrieben werden

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

- Keine Duplikate
- Höhere Gesamtgröße
- Jeder verdrängte Eintrag muss in die nächste Ebene geschrieben werden

Lösung II: Inklusiv

• Jede Ebene beinhaltet alle Einträge des Vorgängers

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

- Keine Duplikate
- Höhere Gesamtgröße
- Jeder verdrängte Eintrag muss in die nächste Ebene geschrieben werden

Lösung II: Inklusiv

- Jede Ebene beinhaltet alle Einträge des Vorgängers
- Kleinere Gesamtgröße

Cache-Hierarchie

Problematik

- Wieviele Ebenen sind sinnvoll?
- Welche Strategie lohnt mehr?

Lösung I: Exklusiv

- Keine Duplikate
- Höhere Gesamtgröße
- Jeder verdrängte Eintrag muss in die nächste Ebene geschrieben werden

Lösung II: Inklusiv

- Jede Ebene beinhaltet alle Einträge des Vorgängers
- Kleinere Gesamtgröße
- Nur veränderte Einträge werden bei einer Verdrängung in die nächste Ebene geschrieben

Cache-Hierarchie




Abbildung: Erst für große *Caches* (Test 83 - 86) lohnt sich eine inklusive Strategie

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Beispiel: optimaler Cache

• Schreibstrategie: Write-Back mit Write-Allocate

Beispiel: optimaler Cache

• Schreibstrategie: Write-Back mit Write-Allocate

• Cache-Line Größe: 64 Byte

Beispiel: optimaler Cache

• Schreibstrategie: Write-Back mit Write-Allocate

• Cache-Line Größe: 64 Byte

Assoziativität: 16x Satz-Assoziativ

Beispiel: optimaler Cache

• Schreibstrategie: Write-Back mit Write-Allocate

• Cache-Line Größe: 64 Byte

Assoziativität: 16x Satz-Assoziativ

• Cache Größe: L1: 4 KByte L2: 8 KByte

Beispiel: optimaler Cache

• Schreibstrategie: Write-Back mit Write-Allocate

• Cache-Line Größe: 64 Byte

Assoziativität: 16x Satz-Assoziativ

Cache Größe:
 L1: 4 KByte
 L2: 8 KByte
 Niedrig

Beispiel: optimaler Cache

Write-Back mit Write-Allocate Schreibstrategie:

 Cache-Line Größe: 64 Byte

16x Satz-Assoziativ Assoziativität:

L1: 4 KByte Cache Größe: L2: 8 KByte

Niedrig Zugriffszeit:

 Cache-Hierarchie: Exklusiv




Abbildung: Ausführungszeit mit unterschiedlichen Speichersystemen.




Abbildung: Traffic mit unterschiedlichen Speichersystemen.




Abbildung: Programmablauf auf verschiedenen Systemen (I: mit Cache — II: ohne Cache)

Inhaltsverzeichnis

- 1 RCMC-Architektur
- 2 Evaluierung
 - Simulator
 - Tests
 - Schreibstrategie
 - Cache-Line Größe
 - Assoziativität
 - Cache Größe
 - Zugriffszeit
 - Cache-Hierarchie
 - Auswertung
- Fazit

Vorteile

• Kürzere Ausführungszeit

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Nachteile

• Höherer Traffic relativ zur Ausführungszeit

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Nachteile

- Höherer Traffic relativ zur Ausführungszeit
- Schlechtere Echtzeitfähigkeit

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Nachteile

- Höherer Traffic relativ zur Ausführungszeit
- Schlechtere Echtzeitfähigkeit

Unterschiede zu anderen Architekturen

Kleinere Caches

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Nachteile

- Höherer Traffic relativ zur Ausführungszeit
- Schlechtere Echtzeitfähigkeit

Unterschiede zu anderen Architekturen

- Kleinere Caches
- Exklusiv

Vorteile

- Kürzere Ausführungszeit
- Seltenere RAM-Zugriffe
- Weniger Gesamt-Traffic

Nachteile

- Höherer Traffic relativ zur Ausführungszeit
- Schlechtere Echtzeitfähigkeit

Unterschiede zu anderen Architekturen

- Kleinere Caches
- Exklusiv
- Kein getrennter Instruction-Cache