Systemnahe Informatik Übungsgruppe Xeon Phi

Dominik Walter

Sommersemester 2018

Cache-Line / Cache-Block

Block-Offset bei byteweiser Adressierung (32 Bit):

	, ,								
0-3 4	-7	8-11	12-15	16-19	20-23	24-27	28-31		
8 Byte	B Byte 8 Byte		8 B	Syte	8 Byte				
⇒ 3 B	\Rightarrow 3 Bit		⇒ 3 Bit		⇒ 3 Bit		B Bit		
	16	Byte		16 Byte					
	\Rightarrow	4 Bit		⇒ 4 Bit					
32 Byte									
⇒ 5 Bit									

Cache-Line / Cache-Block

Block-Offset bei wortweiser Adressierung (32 Bit):

0-3	4-7	8-11	12-15	16-19	20-23	24-27	28-31			
2 W	2 Wörter 2 Wörter		2 W	örter	2 Wörter					
$\Rightarrow 1$	Bit	\Rightarrow 1 Bit		$\Rightarrow 1$	Bit	\Rightarrow 1 Bit				
	4 \	Vörter		4 Wörter						
	\Rightarrow	2 Bit		⇒ 2 Bit						
8 Wörter										
⇒ 3 Bit										

Cache-Line / Cache-Block

Beispiel: 4-Bit Byte-Offset (⇒ 16 Byte pro Cache-Line)

1	F	2	9	6	F	F	С
0001	1111	0010	1001	0110	1111	1111	1100
	Offset						

Cache-Satz

Beispiel: 128 Byte großer Cache mit 16 Byte pro Cache-Line

Slot	Direkt-Abgebildet	4-fach Satz-Assoziativ	Voll-Assoziativ
	⇒ 3 Bit	⇒ 1 Bit	⇒ 0 Bit
0	0		
1	1	0	
2	2	j U	
3	3		0
4	4		
5	5	1	
6	6	1	
7	7		

Cache-Satz

Beispiel: Direkt-Abgebildeter Cache

1	F	2	9	6	F		F	С
0001	1111	0010	1001	0110	1111	1	111	1100
	Index	Offset						
1F296F, 1								12

Beispiel: 4-Fach Satz-Assoziativer Cache

1	F	2	9	6	F	F		С
0001	1111	0010	1001	0110	1111	111	1	1100
		Index	Offset					
1F296F, 111								12

Beispiel: Voll-Assoziativer Cache

1	F	2	9	6	F	F	С		
0001	1111	0010	1001	0110	1111	1111	1100		
Tag									
1F296FF									