4주차 예비보고서

전공: 컴퓨터공학과 학년: 2학년 학번: 20231523 이름: 김민정

**1. logic gate NAND/NOR/XOR structure in Transistor-level**

가. NAND

도표, 스케치, 그림, 폰트이(가) 표시된 사진

자동 생성된 설명  
나. NOR

도표, 스케치, 그림, 라인이(가) 표시된 사진

자동 생성된 설명

다. XOR

도표, 스케치, 기술 도면, 평면도이(가) 표시된 사진

자동 생성된 설명

**2. Properties of logic NAND/NOR/XOR**

NAND와 NOR은 AND와 OR logic gate의 inversion이 추가된 logic으로 AND와 OR과 정반대의 output이 나온다. 즉 AND/OR gate에서 1이 출력되는 input을 NAND/OR gate에 넣는다면 output은 0이된다.

XOR은 배타적 논리합으로, input이 하나만 1이여야 output이 1이 된다. 즉 여러 개의 input 중에서 두개 이상이 1이거나, 아무것도 1이 아니라면 output 0을 출력하게 된다.

**3. AND/OR/NOT와 NAND,NOR**

AND/OR gate에서의 output에 not을 붙인 결과가 NAND/NOR의 output이 되는 것이다. 이는 logic diagram에서도 확인할 수 있다. 아래 그림을 보아, NAND와 NOR gate 모두 원래 AND/OR gate에 inversion을 추가해 완성함을 볼 수 있다.

|  |  |
| --- | --- |
| NAND gate | NOR gate |
| NAND gate | NOR Gate: Explanation, Truth Table, Analogy - Shiksha Online |

**4. AND-OR-INVERT**

AND-OR-INVERT는 정말 말 그대로 AND, OR, INVERT logic을 순차적으로 실행한 것이다. 예시를 들자면 (ab+c)’, (dfg+ty)’와 같은 것들이 있다. 즉 AND로 각 input을 원하는 group대로 묶어주고, 이후 각 group을 OR을 통해 더한다음, 마지막으로 INVERT를 해서 결과값을 구하는 것이다.

이러한 AOI는 CMOS회로로 주로 구현된다. 이러한 logic은 AND, OR 그리고 NOT을 독립적으로 제작하는 경우보다 gate를 더 적게 사용된다.(각자 제작하면 10개가 사용되지만, AOI는 6개의 gate가 사용된다.) 그러므로 한 소자내에 넣을 수 있는 transistor가 많아져 더 빠른 연산을 진행할 수 있게 되어 반도체 성능이 향상된다.

**5. XOR의 logic의 구현방법.**

1번 항목의 transistor-level의 XOR 구조를 보면 유추할 수 있듯이 (A)’B+A(B)’ 논리식을 통해 구현할 수 있다.

**6. 기타이론.**

XOR에서 inversion을 추가하면 XNOR logic이 된다. XOR의 표현방식은 x^y이고 XNOR logic은 x⊙y이다. XOR과 반대로 XNOR은 여러 input중에서 두개 이상이 1이거나 1이 하나도 없으면 output이 1이된다. 2 inputs을 예시로 들면, (1,1)과 (0,0)의 inputs이 1을 output으로 가진다. 이와 반대로 (1,0)과 (0,1)은 0을 output으로 가진다.