

0814 | 存储器拼装：容量、长宽与片选

能力线 15-memory · 第 15/40 个节点 · 16 道真题引用

故事梗概

存储芯片题的核心是把容量拆成长和宽，再决定地址如何选单元、数据一次读出多少。后续年份把引脚、编址、交叉存储和地址空间不断接到这套模型上。

这里的日期是链表节点，不是完成期限；是否前进，由这条能力线能否从题干恢复决定。

15. 某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 $2K \times 8$ 位的 ROM 芯片和 $4K \times 4$ 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是_____。

A. 1、15

B. 2、15

C. 1、30

D. 2、30

15. 假定用若干 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址 $0B1FH$ 所在芯片的最小地址是_____。
- A. $0000H$ B. $0600H$ C. $0700H$ D. $0800H$

16. 下列有关 RAM 和 ROM 的叙述中, 正确的是_____。

I. RAM 是易失性存储器, ROM 是非易失性存储器

II. RAM 和 ROM 都采用随机存取方式进行信息访问

2010年计算机408统考真题 第 2 页, 共 8 页

III. RAM 和 ROM 都可用作 Cache

IV. RAM 和 ROM 都需要进行刷新

A. 仅 I 和 II

B. 仅 II 和 III

C. 仅 I、II 和 IV

D. 仅 II、III 和 IV

14. 下列各类存储器中，不采用随机存取方式的是_____。
- A. EPROM B. CDROM C. DRAM D. SRAM

15. 某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4MB×8 位的 RAM 芯片组成 32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是_____。
- A. 22 位 B. 23 位 C. 25 位 D. 26 位

16. 下列关于闪存（Flash Memory）的叙述中，错误的是_____。
- A. 信息可读可写，并且读、写速度一样快
 - B. 存储元由 MOS 管组成，是一种半导体存储器
 - C. 掉电后信息不丢失，是一种非易失性存储器
 - D. 采用随机访问方式，可替代计算机外部存储器

15. 某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成, 该 DRAM 芯片的地址引脚和数据引脚总数是_____。
- A. 19 B. 22 C. 30 D. 36

17. 下列存储器中，在工作期间需要周期性刷新的是_____。

- A. SRAM B. SDRAM C. ROM D. FLASH

18. 某计算机使用 4 体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000，则可能发生访存冲突的地址对是_____。

- A. 8004 和 8008
- C. 8001 和 8008

- B. 8002 和 8007
- D. 8000 和 8004

16. 某存储器容量为 64KB，按字节编址，地址 4000H~5FFFH 位 ROM 区，其余为 RAM 区。若采用 8K×4 位的 SRAM 芯片进行设计，则需要该芯片的数量是_____。
- A. 7 B. 8 C. 14 D. 16

13. 某计算机主存按字节编址，由 4 个 $64\text{M}\times 8$ 位的 DRAM 芯片采用交叉编址方式构成，并与宽度为 32 位的存储器总线相连，主存每次最多读写 32 位数据。若 double 型变量 x 的主存地址为 804 001AH，则读取 x 需要的存储周期数是_____。

A. 1

B. 2

C. 3

D. 4

18. 下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是_____。
- A. MM 在 CPU 外，CS 在 CPU 内
 - B. MM 按地址访问，CS 按内容访问
 - C. MM 存储指令和数据，CS 存储微指令
 - D. MM 用 RAM 和 ROM 实现，CS 用 ROM 实现

17. 假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2K \times 1$ 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r 、 c 的取值分别是_____。
- A. 2048、1 B. 64、32 C. 32、64 D. 1、2048

15. 某计算机的存储器总线中有 24 位地址线和 32 位数据线，按字编址，字长为 32 位。如果 00 0000H~3F FFFFH 为 RAM 区，那么需要 512K×8 位的 RAM 芯片数为（ ）。
A. 8 B. 16 C. 32 D. 64

17. 某内存条包含 8 个 $8192 \times 8192 \times 8$ 位的 DRAM 芯片，按字节编址，支持突发 (burst) 传送方式，对应存储器总线宽度为 64 位，每个 DRAM 芯片内有一个行缓冲区 (row buffer)。下列关于该内存条的叙述中，不正确的是 ()。
- | | |
|-------------------|------------------------------|
| A. 内存条的容量为 512 MB | B. 采用多模块交叉编址方式 |
| C. 芯片的地址引脚为 26 位 | D. 芯片内行缓冲有 8192×8 位 |

15. 某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存芯片连接时，要求主存芯片占满所有可能存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比为 3:1。若 RAM 在连续低地址区，ROM 在连续高地址区，则 ROM 的地址范围是()。
- A. 0000 0000H ~ 0FFF FFFFH B. 1000 0000H ~ 2FFF FFFFH
C. 3000 0000H ~ 3FFF FFFFH D. 4000 0000H ~ 4FFF FFFFH