

0820 | 流水线：结果何时产生，下一条何时需要

能力线 21-pipeline · 第 21/40 个节点 · 14 道真题引用

故事梗概

流水线题先画时间，再讨论相关。结构、数据和控制冒险分别说明资源、结果或下一条地址尚未准备好；转发只能搬运已经产生的结果，不能让结果提前出现。

这里的日期是链表节点，不是完成期限；是否前进，由这条能力线能否从题干恢复决定。

18. 某计算机的指令流水线由四个功能段组成, 指令流经各功能段的时间 (忽略各功能段之间的缓存时间) 分别为 90ns、80ns、70ns、和 60ns, 则该计算机的 CPU 时钟周期至少是_____。
- A. 90ns B. 80ns C. 70ns D. 60ns

19. 下列选项中，不会引起指令流水线阻塞的是_____。

- | | |
|-------------|---------|
| A. 数据旁路（转发） | B. 数据相关 |
| C. 条件转移 | D. 资源冲突 |

18. 下列给出的指令系统特点中，有利于实现指令流水线的是_____。

- I. 指令格式规整且长度一致
- II. 指令和数据按边界对齐存放
- III. 只有 Load/Store 指令才能对操作数进行存储访问

- A. 仅 I、II
- B. 仅 II、III
- C. 仅 I、III
- D. I、II、III

18. 某 CPU 主频为 1.03GHz, 采用 4 级指令流水线, 每个流水段的执行需要 1 个时钟周期。假定 CPU 执行了 100 条指令, 在其执行过程中, 没有发生任何流水线阻塞, 此时流水线的吞吐率为_____。

A. 0.25×10^9 条指令/秒

B. 0.97×10^9 条指令/秒

C. 1.0×10^9 条指令/秒

D. 1.03×10^9 条指令/秒

19. 在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访写回寄存器）中，下列指令序列存在数据冒险的指令对是_____。

I1: add R1, R2, R3; $(R2) + (R3) \rightarrow R1$

I2: add R5, R2, R4; $(R2) + (R4) \rightarrow R5$

I3: add R4, R5, R3; $(R5) + (R3) \rightarrow R4$

I4: add R5, R2, R6; $(R2) + (R6) \rightarrow R5$

A. I1 和 I2

B. I2 和 I3

C. I2 和 I4

D. I3 和 I4

17. 下列关于超标量流水线特性的叙述中, 正确的是_____。

- I. 能缩短流水线功能段的处理时间
- II. 能在一个时钟周期内同时发射多条指令

2017年计算机408统考真题 第 2 页, 共 8 页

III. 能结合动态调度技术提高指令执行并行性

- A. 仅 II B. 仅 I、III C. 仅 II、III D. I、II 和 III

19. 下列关于指令流水线数据通路的叙述中，错误的是_____。
- A. 包含生成控制信号的控制部件
 - B. 包含算术逻辑运算部件（ALU）
 - C. 包含通用寄存器组和取指部件
 - D. 由组合逻辑电路和时序逻辑电路组合而成

20. 若某计算机最复杂指令的执行需要完成 5 个子功能，分别由功能部件 A~E 实现，各功能部件所需时间分别为 80ps、50ps、50ps、70ps 和 50ps，采用流水线方式执行指令，流水段寄存器延时为 20ps，则 CPU 时钟周期至少为_____。

A. 60ps

B. 70ps

C. 80ps

D. 100ps

18. 在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器编号。

I1: add s2,s1,s0	// $R[s2] \leftarrow R[s1] + R[s0]$
I2: load s3,0(t2)	// $R[s3] \leftarrow M[R[t2] + 0]$
I3: add s2,s2,s3	// $R[s2] \leftarrow R[s2] + R[s3]$
I4: store s2,0(t2)	// $M[R[t2] + 0] \leftarrow R[s2]$

下列指令对中，不存在数据冒险的是_____。

- A. I1 和 I3 B. I2 和 I3 C. I2 和 I4 D. I3 和 I4

17. 下列给出的处理器类型中，理想情况下，CPI 为 1 的是（ ）。

I. 单周期 CPU II. 多周期 CPU III. 基本流水线 CPU IV. 超标量流水线 CPU

A. 仅 I、II B. 仅 I、III C. 仅 II、IV D. 仅 III、IV

19. 在采用“取指、译码/取数、执行、访存、写回”5段流水线的RISC处理器中,执行如下指令序列(第一列为指令序号),其中S0、S1、S2、S3和t2表示寄存器编号。若采用转发(旁路)技术处理数据冒险,采用硬件阻塞方式处理控制冒险,则在I1~I4执行过程中,发生流水线阻塞的指令有()。

I1	add S2, S1, S0	// $R[S2] \leftarrow R[S1] + R[S0]$
I2	load S3, 0(S2)	// $R[S3] \leftarrow M[R[S2] + 0]$
I3	beq t2, S3, L1	// if $R[t2] = R[S3]$ jump to L1
I4	addi t2, t2, 20	// $R[t2] \leftarrow R[t2] + 20$
I5	L1: ...	

- A. 仅 I3 B. 仅 I2 和 I4 C. 仅 I3 和 I4 D. 仅 I2、I3 和 I4

第3页(共8页)

19.对于采用“取指、译码/取数、执行、访存、写回” 5 段流水线的 RISC 数据通路， 下列关于指令流水线数据冒险处理的叙述中，错误的是（ ）。

- A.相邻两条指令中的操作数相关可能引起数据冒险
- B.在数据相关的指令间插入 “气泡” 能避免数据冒险
- C.所有数据冒险都可以通过加入转发（旁路）电路解决
- D.所有数据冒险都能通过调整指令顺序和插入 `nop` 指令解决

18. 下列关于 CPI 和 CPU 时钟周期的叙述中，错误的是
- A. 不同类型指令的 CPI 可能不一样
 - B. 程序的 CPI Cache 缺失率无关
 - C. 单周期 CPU 的时钟周期以最耗时指令所用的时间为准
 - D. 流水线 CPU 的时钟周期以最长流水段所用时间为准

19. 下列关于 CPU 中的数据通路和控制器的叙述中，错误的是

- A. 通用寄存器组中应该包含程序计数器
- B. 控制器中一定包含指令操作码的译码电路
- C. 单周期 CPU 中的控制器比多周期 CPU 中的更简单
- D. 流水线 CPU 需解决数据相关和控制相关等冒险问题