

0814 Answer | 存储器拼装：容量、长宽与片选

原题 16 题 · 0813 有限位运算 · 能力账本

位宽从运算结果换成存储器一次读写的数据宽度；地址位决定能选多少个单元。先把容量化成“单元数 × 每单元位数”，再判断题目到底问芯片数、地址段、MAR，还是介质特性。讲解已写的题仍需遮答案限时复做。

16 题考场入口

题	第一笔	答案
01	ROM 4KB；RAM 60KB；4K×4 每片 2KB	D
02	每片占 2K=800H 个连续地址	D
03	逐句查易失、随机访问、Cache、刷新	A
04	光盘要等旋转寻道，不按同一随机时间访问	B
05	MAR 覆盖 64MB 地址空间	D
06	Flash 可读写，但读写速度不一样	A
07	4M 地址行列复用 11 引脚，另有 8 数据引脚	A
08	SDRAM 的动态电荷需刷新	B
09	地址 mod 4，观察体号序列末尾 0、0	D
10	64KB 减 ROM 8KB，RAM 每片 4KB	C
11	首址偏移 2，8 字节跨 3 个总线字	C
12	CS 仍按微地址选微指令	B
13	先最少地址引脚，再最少刷新行数	C
14	RAM 区 4MB，每片 512KB	A
15	26 位内部地址，13 根复用引脚	C
16	30 位空间顶端四分之一	C

01 | 2009-15：先把芯片容量统一换成字节

15. 某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 $2K \times 8$ 位的 ROM 芯片和 $4K \times 4$ 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是_____。

- A. 1、15 B. 2、15 C. 1、30 D. 2、30

题目给主存 64KB，其中 ROM 4KB，所以 RAM 还要 $64 - 4 = 60\text{KB}$ 。 $2K \times 8$ ROM 每片 2KB，需 $4/2 = 2$ 片。 $4K \times 4$ RAM 每片是 $4K \times 4 \text{ bit} = 16K\text{bit} = 2\text{KB}$ ，需 $60/2 = 30$ 片。2、30，选 D。最容易漏掉的是 RAM 芯片的“4K”是单元数，“ $\times 4$ ”才是每单元的位数，不能把它直接叫 4KB。

用“深度”和“宽度”重做一次

ROM 每片深度 2K、宽度 8 位，拼成 $4K \times 8$ 要两片做地址扩展；RAM 每片 $4K \times 4$ ，要两片并联才得到 $4K \times 8$ 的字节宽度，再用 15 组覆盖 60KB，共 30 片。先并宽还是先算每片字节数，结果一致，能互相检查。

02 | 2010-15：地址 B1F 落在哪个 2K 边界

15. 假定用若干 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址 0B1FH 所在芯片的最小地址是_____。

- A. 0000H B. 0600H C. 0700H D. 0800H

$2K \times 4$ 芯片每片有 2048 个地址，也就是 800H 个地址位置；两片并宽可组成 $2K \times 8$ ，并宽不增加地址个数。整机 $8K \times 8$ 分成 0000—07FF、0800—0FFF、1000—17FF、1800—1FFF 四段。0B1FH 落第二段，芯片对应最小地址 0800H，选 D。

为什么 4 位芯片的并联不让段长减半

一个地址要给出 8 位数据，就让两片同一行各输出 4 位；两片的行地址完全相同。芯片数增加以扩宽，段的深度仍是 2K。若按每片 1KB 数据容量去分地址段，会混淆“按字节编址的 8 位输出”与“芯片内部 4 位一行”。

03 | 2010-16 : RAM 与 ROM 的名字不决定能否作 Cache

16. 下列有关 RAM 和 ROM 的叙述中, 正确的是_____。

- I. RAM 是易失性存储器, ROM 是非易失性存储器
- II. RAM 和 ROM 都采用随机存取方式进行信息访问

2010年计算机408统考真题 第 2 页, 共 8 页

III. RAM 和 ROM 都可用作 Cache

IV. RAM 和 ROM 都需要进行刷新

- A. 仅 I 和 II
- B. 仅 II 和 III
- C. 仅 I、II 和 IV
- D. 仅 II、III 和 IV

I: 通常 RAM 易失、ROM 非易失, 正确; II: 两者均可按地址随机访问, 正确。III: Cache 要快速且可替换写入的数据, ROM 不适合, 错。IV: 只有 DRAM 需要周期刷新, SRAM 和 ROM 不需要, 错。因此 仅 I、II, 选 A。把四句各自放回“掉电”“访问方式”“用途”“电荷保持”四个问题, 不要让 RAM 的名字替后两句作答。

“随机访问”的技术含义

这里随机访问是任意单元可通过地址直接选取、访问时间大致不依赖前一次所处位置; 不是概率随机。ROM 虽通常不供程序像 RAM 一样频繁改写, 读取仍能按地址进行。CDROM 的机械旋转和寻道则引入位置相关的等待, 下一题正好对照。

04 | 2011-14 : 光盘与芯片的访问路径不同

14. 下列各类存储器中, 不采用随机存取方式的是_____。

- A. EPROM
- B. CDROM
- C. DRAM
- D. SRAM

EPROM、DRAM、SRAM 都能通过地址电路选到存储单元。CDROM 读取要让光头到相应轨道、等待扇区转来, 访问时间与位置有关, 所以在本题分类中不采用随机存取方式, 选 B。不是说光盘永远不能跳到任意文件位置, 而是跳转并不具备半导体主存那种近似等时的直接选址。

用同一判断区别“能找到”与“随机存取”

“知道目标地址, 最终能读到”不等于任意位置读取时间基本相同。机械寻道、旋转等待是 CDROM 的关键差别; RAM/ROM 的命名反映写入方式与掉电属性, 也不能单凭名称判随机访问。03 的 II 由此成立, 而本题选光盘。

05 | 2011-15：MAR 要覆盖地址空间，而不是只覆盖已装的 RAM

15. 某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4MB×8 位的 RAM 芯片组成 32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是_____。

- A. 22 位 B. 23 位 C. 25 位 D. 26 位

题干两数分别是 主存地址空间 64MB 与实际组装主存 32MB。MAR 存一个可发往主存的地址，为覆盖给出的整个地址空间，按字节编址需要 $\log_2(64 \times 2^{20}) = 26$ 位，选 D。32MB 已装容量对应 25 位，但它没有把 MAR 的地址能力缩到只能表示当前安装的芯片范围。

4MB×8 芯片在这题有什么用

它告诉你实际芯片每个地址输出一字节，组成 32MB 需 8 片；但 MAR 位数问的是整个可寻址空间。若题目改问已实现的 32MB 地址区域至少多少选址位，才是 25。把“装了多少”和“地址寄存器能指出哪里”分开，是这一题的 i+1。

06 | 2012-16：Flash 的读写都可行，但耗时不对称

16. 下列关于闪存（Flash Memory）的叙述中，错误的是_____。

- A. 信息可读可写，并且读、写速度一样快
B. 存储元由 MOS 管组成，是一种半导体存储器
C. 掉电后信息不丢失，是一种非易失性存储器
D. 采用随机访问方式，可替代计算机外部存储器

题目问错误。Flash 由半导体 MOS 存储单元构成，掉电后仍保留数据，也能按地址访问并用于外部存储；B、C、D 是本题所指特性。A 把“可读可写”进一步推成“读、写速度一样快”，多加了一个不成立的条件，选 A。先标出这个新增断言，就无需把闪存每种电路都学完才能排除。

为什么写入通常比读取多步骤

读取主要检测单元当前状态；写入要改变电荷状态，常受擦除块、写入粒度及控制流程约束。速度的具体数字随器件变化，这道题只要知道操作机制不同，不应从“都能做”推出“一样快”。EPROM、Flash、RAM 的写入机制各异，不把它们混为一类。

本批收束

前两题用“深度 × 宽度”分别算芯片数与地址段；接着识别题干到底问介质访问、地址寄存器容量，还是读写属性。掌握 01 的字节换算后，02 不重新讲容量公式，只新增“并宽不增加地址数”；05 再把实际装载量和地址空间分开。

07 | 2014-15 : DRAM 地址引脚复用行、列两次

15. 某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 DRAM 芯片构成, 该 DRAM 芯片的地址引脚和数据引脚总数是_____。

- A. 19 B. 22 C. 30 D. 36

$4M \times 8$ 芯片有 2^{22} 个地址、8 根数据引脚。若像普通地址线一次给全地址, 需要 22 根; DRAM 把行、列地址分时送到同一组引脚, 按均分的 $2^{11} \times 2^{11}$ 阵列只需 11 根地址引脚。两类合计 $11+8=19$, 选 A。题目提到 256MB 是整机容量, 不是单片地址引脚增加的理由。

22 位地址与 11 根引脚怎么同时成立

芯片内部仍需定位 2^{22} 个位置, 信息量没有减少; 外部 11 根线先送行号, 再送列号, 由行/列选通信号区分两次。问“地址位数”可能是 22, 问“芯片地址引脚数”是 11。数据输出 8 位与这两次地址选通无关, 另有 8 根数据引脚。

08 | 2015-17 : SDRAM 仍是要刷新的 DRAM

17. 下列存储器中, 在工作期间需要周期性刷新的是_____。

- A. SRAM B. SDRAM C. ROM D. FLASH

要周期刷新的是用电容保存电荷的动态存储器。SDRAM 的 S 是“同步”工作方式, 核心仍是 DRAM, 选 B。SRAM 用双稳态电路保持位, ROM 与 Flash 非易失, 不需运行期间按 DRAM 方式周期刷新。承接 03 的 IV : 不能把“RAM”整体判作都要刷新。

看到前缀别让名称带偏

同步表示时序配合时钟, 并没有改掉动态单元电荷会逐渐泄漏的事实; 静态 SRAM 不等于掉电不失, 供电中不刷新、掉电仍丢失。把“是否刷新”和“是否易失”分成两个问题, 可以同时判断 SDRAM 与 SRAM。

09 | 2015-18 : 同一存储体且访问相邻才构成这条序列的冲突

18. 某计算机使用 4 体交叉编址存储器, 假定在存储器总线上出现的主存地址 (十进制) 序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000, 则可能发生访存冲突的地址对是_____。

- A. 8004 和 8008 B. 8002 和 8007
C. 8001 和 8008 D. 8000 和 8004

4 体交叉编址时, 低两位选体, 体号为地址 mod 4。序列各项对应 1, 2, 3, 0, 1, 2, 3, 0, 0; 最后的 8004 和 8000 都落体 0, 且相邻发出, 前次访问尚占用该体会冲突, 选 D。8008 与 8004 也同属体 0, 但它们在序列中隔了四次访问, 不是选项要找的紧邻冲突。

为什么只找“同余”会同时撞见 A 与 D

交叉存储允许不同体流水式并行；相同体的访问还要考虑时间间隔。8008 是序列第 4 项，8004 是第 8 项，中间有另外三个体的访问，轮回已走完；8004 第 8 项与 8000 第 9 项连续使用同一块。先写体号序列，再看重复体之间隔了几拍，才能从 A/D 中裁决。

10 | 2016-16：ROM 地址区间先算长度，再算剩余 RAM

16. 某存储器容量为 64KB，按字节编址，地址 4000H~5FFFH 位 ROM 区，其余为 RAM 区。若采用 8K×4 位的 SRAM 芯片进行设计，则需要该芯片的数量是_____。

- A. 7 B. 8 C. 14 D. 16

4000H—5FFFH 包含 $0x2000=8K$ 个字节（末址减首址再加一）；64KB 主存中 RAM 占 $64-8=56KB$ 。8K×4 SRAM 每片是 8K×4 bit=4KB，所以需 $56/4=14$ 片，选 C。芯片“8K”不是字节容量，这与 01 的宽度换算同一笔。

两个容易少算或多算一倍的地方

地址区间端点都算在内： $0x5FFF-0x4000+1=0x2000$ 。一个 8K×4 芯片每个地址只提供半字节，若按字节编址需要两片并宽才能得到一组 8K 字节；56K 地址深度分七段，每段两片，共 14。

11 | 2017-13：非对齐 double 跨了三个 32 位总线字

13. 某计算机主存按字节编址，由 4 个 64M×8 位的 DRAM 芯片采用交叉编址方式构成，并与宽度为 32 位的存储器总线相连，主存每次最多读写 32 位数据。若 double 型变量 x 的主存地址为 804 001AH，则读取 x 需要的存储周期数是_____。

- A. 1 B. 2 C. 3 D. 4

总线一次最多传 32 位，即 4 字节；double 占 8 字节。首地址 804001AH 的低两位是 10_2 ，在一个 4 字节对齐单元的偏移 2。它占当前单元剩余 2 字节、下一单元 4 字节、再下一单元 2 字节，需 3 个存储周期，选 C。4 片 64M×8 提供 32 位总线宽度，不让一次读变成 8 字节。

若首址对齐会怎样

首址低两位为 00 时，8 字节正好覆盖两个 4 字节总线字，用 2 次。这里偏移 2 造成第三次。画 $2+4+2$ 比死记“double 两个周期”可靠；交叉编址可改善连续传输吞吐，却不能把总线每次最多 4 字节这一条件抹掉。

12 | 2017-18：控制存储器按微地址取微指令

18. 下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是_____。

- A. MM 在 CPU 外，CS 在 CPU 内
- B. MM 按地址访问，CS 按内容访问
- C. MM 存储指令和数据，CS 存储微指令
- D. MM 用 RAM 和 ROM 实现，CS 用 ROM 实现

主存 MM 通常在 CPU 外，按地址取指令与数据，可由 RAM 和 ROM 区域构成。控制存储器 CS 在控制器内存放微指令，执行时由微地址指向下一条微指令，而不是“按内容查询”；所以错误的是 B。先问“内容是什么”与“凭什么定位”两件事，能挡住“控制存储器是按内容访问”的字面联想。

为什么 C 与 D 不因此变错

机器指令和程序数据在主存，微指令描述控制器内部的操作步骤；课本中的微程序控制存储器常以 ROM 实现。即使不同机器可用可写控制存储，题目是在传统 MM/CS 模型里比较两者的定位方式；B 的“按内容访问”不是该模型的访存方式。

13 | 2018-17：先压地址引脚，再压需刷新的行数

17. 假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2K \times 1$ 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r 、 c 的取值分别是_____。

- A. 2048、1
- B. 64、32
- C. 32、64
- D. 1、2048

$2K \times 1$ 共有 $2048=2^{11}$ 个位单元，行数 r 与列数 c 的乘积是 2048。行、列地址复用同一组引脚，要先让 $\max(\log_2 r, \log_2 c)$ 最小，最平衡为 32×64 或 64×32 ，都只需 6 根地址引脚。再按题意尽量减少刷新行开销，选行数 32、列数 64，选 C。

为什么不选 2048×1

它只有一列，看似简化选列，却需 11 根引脚选 2048 行、并刷新 2048 行；不满足第一个优先条件“地址引脚最少”。平衡后 32×64 与 64×32 引脚数相同，才用第二个条件以 32 行优于 64 行裁决。按题给优先级逐层筛选，比把两个目标混合更清楚。

14 | 2021-15：地址区间容量独立于数据总线宽度

15. 某计算机的存储器总线中有 24 位地址线和 32 位数据线，按字编址，字长为 32 位。如果 00 0000H~3F FFFFH 为 RAM 区，那么需要 512K×8 位的 RAM 芯片数为（ ）。
- A. 8 B. 16 C. 32 D. 64

按字节编址，000000H—3FFFFFFH 是 $0 \times 400000 = 4\text{MB}$ 空间。512K×8 芯片每片 512KB，因此容量需 $4\text{MB}/512\text{KB}=8$ 片，选 A。32 位数据总线可让四片每次各供 8 位，并用两组覆盖全部地址；它不意味着每个地址都要用四片再乘以八。

用并宽、扩深两层核算

四片并宽成为 512K×32，可覆盖 $512\text{K} \times 4\text{B} = 2\text{MB}$ 字节；两组扩深得到 4MB，所以总片数 $4 \times 2 = 8$ 。若只看 24 位地址总线，会算整个 16MB 地址空间，题目实际只划出低 4MB 为 RAM，不能把未划给 RAM 的地址也买芯片填上。

15 | 2022-17：行列复用让 26 位内部地址只用 13 根外部地址引脚

17. 某内存条包含 8 个 8192×8192×8 位的 DRAM 芯片，按字节编址，支持突发（burst）传送方式，对应存储器总线宽度为 64 位，每个 DRAM 芯片内有一个行缓冲区（row buffer）。下列关于该内存条的叙述中，不正确的是（ ）。
- A. 内存条的容量为 512 MB B. 采用多模块交叉编址方式
C. 芯片的地址引脚为 26 位 D. 芯片内行缓冲有 8192×8 位

每片有 $8192 \times 8192 = 2^{26}$ 个 8 位单元，确实需要 26 位内部单元地址信息；但 DRAM 的 8192 行和 8192 列各需 13 位，同一组引脚分时接收两次，所以芯片地址引脚为 13 根。C 说 26 位引脚，错误，选 C。8 片每片 64MB，总 512MB；一行缓冲 8192×8 bit。

如何理解题中的“多模块交叉”而不误判 B

题设给 8 个 8 位芯片、64 位总线及突发传送，命题将并行的多片组织视为多模块交叉存储；B 在该题的选项体系中判为正确。严格的硬件描述还应分清“同一 64 位字由八片并宽”和“相邻地址轮流分布到独立模块”，题干没有展开片选映射。无论如何，C 的 26 根外部地址引脚与 DRAM 行列复用明确矛盾，考场优先抓住这一项，不从 B 的术语争议反推 C 正确。

16 | 2023-15 : 30 位地址空间的最高四分之一归 ROM

15. 某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存芯片连接时，要求主存芯片占满所有可能存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比为 3:1。若 RAM 在连续低地址区，ROM 在连续高地址区，则 ROM 的地址范围是()。

- A. 0000 0000H ~ 0FFF FFFFH B. 1000 0000H ~ 2FFF FFFFH
C. 3000 0000H ~ 3FFF FFFFH D. 4000 0000H ~ 4FFF FFFFH

30 根地址线、按字节编址，共 $2^{30}=1\text{GB}$ ，地址从 00000000H 到 3FFFFFFFH。RAM:ROM 为 3:1，ROM 占最高的 $2^{28}=256\text{MB}=100000000\text{H}$ 字节，连续高地址区从 30000000H 到 3FFFFFFFH，选 C。首址用“总空间末端减 ROM 容量再加一”也得 0×30000000 。

不要把 30 位地址错看成 32 位全空间

3FFFFFFFH 是 30 个 1 的最大值，不到 FFFFFFFFH。把 1GB 分四个 256MB 段，RAM 占前 3 段，ROM 占最后 1 段，前缀分别为 0,1,2,3 的十六进制最高半字节。选 D 的 40000000H 已超出 30 位地址所能指出的范围。

0814 收束 | 容量、地址、引脚三张账

“总容量”用单元数乘位宽换成字节；“地址范围”用字节编址与对齐/分段决定；“引脚”还需看 DRAM 是否复用行列地址。09 与 11 再给这些静态账加时间：同体连续访问会冲突，非对齐对象跨几个总线字就要几个周期。复做时先说出题目要哪张账，然后动笔；会做与能一两分钟内稳做仍是不同的验收阶段。