

0816 Answer | 地址翻译链：虚拟地址怎样到达数据

原题 9 题 · 0815 Cache · 能力账本

一次虚拟地址访存，先将虚拟页号翻译成物理页框号，保留页内偏移；拿到物理地址后再访问 Cache。
TLB、页表、Cache 各答一个问题。重复原题引用直接回链，避免每次从零讲。教学稿不是独立限时成绩。

9 题考场入口

题	第一笔	答案
01	TLB 命中说明页面映射当前有效	D
02	4KB 页保留未 12 位 180H	A
03	直写确保一次主存写，读可由 Cache 命中	B
04	缺页处理后重执行原来出错的指令	D
05	0815-09：两者并非全用 DRAM	D
06	虚页 130 在内存，页框 018H	C
07	0815-12：虚页映射并非固定直映	D
08	VPN 22 位，8 个 TLB 组扣 3 位	C
09	MMU 翻译阶段尚未检查 Cache 是否命中	B

01 | 2010-17 : TLB 命中与 Page 缺失不能同时出现

17. 下列命中组合情况中，一次访存过程中不可能发生的是_____。

- A. TLB 未命中，Cache 未命中，Page 未命中
- B. TLB 未命中，Cache 命中，Page 命中
- C. TLB 命中，Cache 未命中，Page 命中
- D. TLB 命中，Cache 命中，Page 未命中

TLB 是近期有效页表映射的快取。若 TLB 命中，已经能取得该页当前的物理页框号，意味着页面在主存；所以“TLB 命中、Cache 命中、Page 未命中”不可能，选 D。Cache 可因为相应数据块不在其中而缺失，即使页已在主存；TLB 也可因对应表项没缓存而缺失，即使页在主存。

三层“命中”分别指向什么

TLB 命中问“翻译记录在快表里吗”；Page 命中问“目标虚拟页在主存吗”；Cache 命中问“相应数据块在高速缓存里吗”。TLB 未命中还可查页表获得在内存的页，所以 B/C 可发生；页未在内存时，可先经历 TLB 未命中与 Cache 未命中，A 也可发生。失效的 TLB 条目应在页面被换出时一致地作废，否则会给出过期物理页框。

02 | 2013-16 : TLB 有效位、虚页标记、页内偏移依次核

16. 某计算机主存地址空间大小为 256MB，按字节编址。虚拟地址空间大小为 4GB，采用

2018年计算机408统考真题 第 2 页，共 8 页

页式存储管理，页面大小为 4 KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如下表所示。

有效位	标记	页框号	...
0	FF180H	0002H	...
1	3FFF1H	0035H	...
0	02FF3H	0351H	...
1	03FFFH	0153H	...

则对虚拟地址 03FF F180H 进行虚实地址变换的结果是_____。

- A. 015 3180H
- B. 003 5180H
- C. TLB 缺失
- D. 缺页

页大小 4KB，虚拟地址 03FFF180H 的低 12 位是 180H，虚页号为 03FFFH。TLB 表中标记 03FFFH 的一行有效位为 1、页框号 0153H，所以翻译成功，拼回页内偏移得 0153180H，选 A。不要看到表中某行无效就宣布这次 TLB 缺失：必须比中该虚页号并检查同一行的有效位。

页框号换掉，页内偏移不动

地址拆作 03FFF | 180；表项把虚页 03FFF 映到物理页框 0153；物理地址是 0153 | 180。另一个有效项 3FFF1H 的数字很相似，但不是 03FFFH；对错一个十六进制位就会选到不相干页。总主存 256MB 也不改变这个表项的匹配过程。

03 | 2015-16：问“至少访问几次主存”，直写给出保底一次

16. 假定编译器将赋值语句“ $x = x + 3;$ ”转换为指令“add xaddr, 3”，其中 xaddr 是 x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的 TLB，且 Cache 使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是_____。

- A. 0 B. 1 C. 2 D. 3

$x=x+3$ 至少要先取得旧 x、再写回新 x。若 TLB 与 Cache 均命中，地址翻译不必读主存页表，读 x 可由 Cache 完成；但题设 Cache 直写 Write Through，写新 x 时还要同步写主存，故最少 1 次，选 B。关键是“至少”让我们选最有利的命中路径，再看哪一步无论如何无法省去。

为什么 0 与 2 都看似可能

只想“全命中”会误选 0，漏掉直写强制向主存写；只想“读一次、写一次”会误选 2，忽略旧 x 的读取可由 Cache 命中。若改成回写策略，当前写可能只改 Cache 并置脏位；若 TLB/Cache 缺失，实际主存访问次数还会增加，但题目求的是下界。

04 | 2019-14：缺页后重做触发缺页的那条指令

14. 下列关于缺页处理的叙述中，错误的是_____。

- A. 缺页是在地址转换时 CPU 检测到的一种异常
- B. 缺页处理由操作系统提供的缺页处理程序来完成
- C. 缺页处理程序根据页故障地址从外存读入所缺失的页
- D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

缺页在地址翻译时被发现，处理程序从外存调入所缺的页、更新页表，然后回到发生缺页的原指令重新执行。若跳到下一条，原指令本该读/写的数据就从未完成，故错误的是 D。其他选项分别描述缺页异常、操作系统处理和按页装入。

与一般“执行完后再往下走”分开

发生缺页的访存尚未完成，CPU 不能把该指令当成已经退休。操作系统让该页可用后，处理器重新翻译并继续/重试故障指令；具体处理器可在内部精确异常点恢复，考试上要掌握的是不能直接跳过它。缺页不是数据 Cache 没有该块的同义词：前者可能需要外存调页，后者通常先到主存取块。

05 | 2020-15：沿用上一节点的 TLB/Cache 比较题

15. 下列关于 TLB 和 Cache 的叙述中，错误的是（ ）。
- A. 命中率都与程序局部性有关
 - B. 缺失后都需要去访问主存
 - C. 缺失处理都可以由硬件实现
 - D. 都由 DRAM 存储器组成

本题与 0815-09 为同一道原题。立即可用的裁决是：TLB 保存地址转换、Cache 保存数据块，二者为快速访问通常不是都由 DRAM 组成，选 D。这里新增的位置感是：TLB 查询属于翻译阶段，Cache 查询属于翻译完成后的数据访问阶段。

只需多画这条责任线

虚拟地址 → TLB / 页表 → 物理地址 → Cache / 主存。发生 TLB 缺失不能直接宣布缺页，发生 Cache 缺失也不能直接宣布虚拟页不在内存。若 0815-09 的介质判断已会做，本题只需把两个缓存放回正确阶段。

06 | 2022-15：页表存在位决定能否拼物理地址

15. 某计算机主存地址为 24 位，采用分页虚拟存储管理方式，虚拟地址空间大小为 4 GB，页大小为 4 KB，按字节编址。某进程的页表部分内容如下表所示。

虚页号	实页号（页框号）	存在位
82	024H	0
...	...	...
129	180H	1
130	018H	1

当 CPU 访问虚拟地址 0008 2840H 时，虚-实地址转换的结果是（ ）。

- A. 得到主存地址 02 4840H
- B. 得到主存地址 18 0840H
- C. 得到主存地址 01 8840H
- D. 检测到缺页异常

4KB 页大小取虚拟地址 00082840H 的末 12 位 840H 为页内偏移，剩下 $0 \times 82 = 130$ 为虚页号。页表中虚页 130 的存在位为 1、页框号 018H；拼接成物理地址 018840H，选 C。虚页 82 的存在位为 0 是干扰项，它是十进制 82，不能把十六进制 0×82 当它。

这题最值得写在纸上的一步

$0 \times 82 = 8 \times 16 + 2 = 130$ 。先把表头的页号进制与虚拟地址中的十六进制页号对齐，然后才查存在位。若误读到表中“82”那一行，会选缺页 D；若拿页框 180H 或 024H 拼接，会落到另一个页的地址。页内偏移 840H 无论翻译到哪个页框都保持不变。

07 | 2024-16：页式存储题已在 0815 建立

16.对于页式虚拟存储管理系统，下列关于存储器层次结构的叙述中，错误的是（ ）。

- A. Cache-主存层次的交换单位为主存块，主存-外存层次的交换单位为页
- B. Cache-主存层次替换算法由硬件实现，主存-外存层次替换算法由软件实现
- C. Cache-主存层次可采用回写法写策略，主存-外存层次通常采用回写法写策略
- D. Cache-主存层次可采用直接映射方式，主存-外存层次通常采用直接映射方式

这与 0815-12 是同一道题：Cache 与主存可用直接映射，但虚拟页号经页表定位物理页框，通常可放入不同页框，故“主存—外存通常直接映射”的说法错误，选 D。在本节点给它加一层用途：页表查询是 TLB 缺失后的翻译路径之一。

会答 D 还不够的迁移检查

若虚拟页 A 今天在物理框 5，换出再换入后可能在框 9；页表项更新即可，虚拟地址本身不变。固定直接映射不允许这种自由放置。若只记“Cache 用直接映射，页不行”而解释不了页表为何需要记录页框号，请回到上一节点的展开层。

08 | 2024-17：TLB 的 tag 来自虚页号减组索引位

17.某计算机按字节编址，采用页式虚拟存储管理方式，虚拟地址为 32 位，主存地址为 30 位，页大小为 1KB。若 TLB 共有 32 个表项，采用 4 路组相联映射方式，则 TLB 表项中标记字段的位数至少是（ ）。

- A.17 B.18 C.19 D.20

虚拟地址 32 位，页 $1\text{KB}=2^{10}$ ，低 10 位页内偏移，虚页号剩 22 位。TLB 32 个表项、4 路组相联，有 8 组，用虚页号低 3 位选组，tag 剩 $22-3=19$ 位，选 C。主存地址只有 30 位影响物理页框号宽度，不改变虚拟页 tag 的位数。

沿用 0815-11 的字段式，但对象换成虚页

Cache 的 $\text{tag} = \text{主存地址位数} - \text{块内偏移} - \text{Cache 组号}$ ；TLB 则是 $\text{tag} = \text{虚拟地址位数} - \text{页内偏移} - \text{TLB 组号}$ 。把“块”换成“页”，把 32 位物理/主存地址换成 32 位虚拟地址，计算结构相似，所查对象却不同。若用 30 减 10 减 3 得 17，会误把物理地址宽度放进虚拟页标记。

09 | 2024-18 : MMU 翻译阶段看权限、页表、TLB , 不看数据 Cache

18. 下列事件中, 不是在 MMU 地址转换过程中检测的是 ()。

- A. 访问越权 B. Cache 缺失 C. 页面缺失 D. TLB 缺失

题目问不是在 MMU 地址转换过程中检测。TLB 缺失、页面缺失与访问越权都可能在翻译/权限检查时被识别; Cache 缺失要等取得可用物理地址后, 在数据/指令缓存查询时才知道, 故选 B。首笔把事件各自安在访问路径哪一段, 不背四个异常名称。

把“缺失”分成四个问题

TLB 缺失: 快表无翻译记录; 页面缺失: 页表表明页不在主存; 访问越权: 当前访问不满足该页权限;
Cache 缺失: 翻译后数据块不在高速缓存。前两者不必然相互推出, Cache 缺失也不意味着缺页。MMU 先提供翻译及保护条件, 缓存命中判断是后续路径。

0816 收束 | 一条路径三种失败

虚拟页号先查 TLB, 必要时查页表; 若页不在主存, 处理缺页并重试原指令; 得到物理页框号后, 和原页内偏移拼出物理地址, 才去查 Cache。熟练阶段要能看到题干中的“TLB 命中”“页表存在位”“直写”“Cache 缺失”就立刻定位它们各自改变哪一步, 而不是把所有未命中混成一次访存失败。