

0821 Answer | 性能方程：时间由多少工作和每步多慢共同决定

原题 12 题 · 0820 流水线 · 能力账本

上一节点已分清 CPI 与时钟周期。现在所有计算题先写 $\text{CPU 时间} = \text{指令条数} \times \text{平均 CPI} \div \text{主频}$ ；若有 I/O，就把 CPU 时间和 I/O 时间分开。题目改变哪一项，只改哪一项，最后用单位检查数量级。

12 题考场入口

题	第一笔	答案
01	三种措施可分别改频率、CPI、指令数	D
02	浮点每秒操作数用 FLOPS	D
03	90 秒 CPU 除 1.5，再加 10 秒 I/O	D
04	加权 $\text{CPI}=3$ ；1200MHz/3	C
05	时间乘 0.7 再乘 1.2	D
06	同 ISA 同程序，指令数约掉，CPI/频率比	C
07	停顿时不能每脉冲都开新指令	D
08	0820-10：理想 $\text{CPI}=1$ 的两类	B
09	$93P=9.3 \times 10^{16}$ 次/秒	D
10	平均 $\text{CPI}=2.8$ ，总 28000 周期= $28\mu\text{s}$	A
11	$1.5/1.2=1.25\text{GIPS}$ ； $5e5/1.25e9=0.4\text{ms}$	C
12	0820-13：Cache 停顿影响实际 CPI	B

01 | 2010-12：三种优化改方程的不同位置

12. 下列选项中，能缩短程序执行时间的措施是_____。

I. 提高 CPU 时钟频率

II. 优化数据通路结构

III. 对程序进行编译优化

A. 仅 I 和 II

B. 仅 I 和 III

C. 仅 II 和 III

D. I、II 和 III

程序 CPU 时间可写为 指令数 $\times$ CPI $\times$ 时钟周期。提高时钟频率使周期变短；优化数据通路结构可能降低每条指令所需周期或缩短关键路径；编译优化可减少执行的指令数或改变指令组合。三者都可能缩短程序时间，选 D。这里说“能”，不承诺每次改进都无副作用、必定加速。

为什么只看 CPU 主频会失手

若频率升高同时 CPI 因停顿等因素变大，实际时间不一定按频率等比例缩短；若编译少了指令却每条更慢，也需把总乘积重新算。题目只问哪些措施有可能产生效果，三项各有可影响的因子，不应要求某项单独永远有效。

02 | 2011-12：MFLOPS 数浮点操作，不数全部指令

12. 下列选项中，描述浮点数操作速度指标的是_____。

A. MIPS

B. CPI

C. IPC

D. MFLOPS

题干指定浮点操作速度，用 FLOPS (floating-point operations per second)，M 表示百万，故 MFLOPS，选 D。MIPS 数每秒百万条指令，CPI 数每条平均周期，IPC 数每周期平均指令；三者都不是专门的浮点运算次数。

指标分母和分子各是什么

MIPS=指令/秒 $\div 10^6$ ；CPI=周期/指令；IPC=指令/周期；MFLOPS=浮点运算/秒 $\div 10^6$ 。一条机器指令不必等于一次浮点操作，向量指令甚至可完成多次，因此看到“浮点”不能凭“指令速度”改答 MIPS。

03 | 2012-12：只加速 CPU 的 90 秒，I/O 仍为 10 秒

12. 假定基准程序 A 在某计算机上的运行时间为 100 秒，其中 90 秒为 CPU 时间，其余为 I/O 时间。若 CPU 速度提高 50%，I/O 速度不变，则运行基准程序 A 所耗费的时间是_____。

A. 55s

B. 60s

C. 65s

D. 70s

原总时间 100s 中，CPU 90s、I/O 10s。CPU 速度提高 50%，同样的 CPU 工作耗时变为 $90/1.5=60s$ ，I/O 不变，合计 70s，选 D。第一笔先把两段时间写开，不能拿总时间 100s 除 1.5，也不能把“速度加 50%”当“时间减 50%”。

若 I/O 占比继续增大，收益会怎样

总时间为 原CPU时间/加速倍数 + 未改的I/O时间。哪怕 CPU 无限快，这一程序仍至少用 10s I/O，说明总加速受未改部分限制。考试无需背额外定律名，分段列式就能做。

04 | 2013-12：先按指令比例求加权 CPI，再换 MIPS

12. 某计算机主频为 1.2GHz，其指令分为 4 类，它们在基准程序中所占比例及 CPI 如下表所示。

指令类型	所占比例	CPI
A	50%	2
B	20%	3
C	10%	4
D	20%	5

该机的 MIPS 数是_____。

- A. 100 B. 200 C. 400 D. 600

四类占比和 CPI 分别给为 50%×2、20%×3、10%×4、20%×5，平均 $CPI=1+0.6+0.4+1=3$ 。频率 1.2GHz=1200MHz，每秒指令数为 $1200/3=400$ 百万条，即 400 MIPS，选 C。不是四个 CPI 的简单算术平均。

为何选 600 看起来像对

若只看占比最高的 A 类 $CPI=2$ ，会算 $1200/2=600$ MIPS；但其他占比合计 50%，且 CPI 更高，会拉高整个程序的平均周期/指令。先用占比求权重，再用频率除加权均值，单位 MHz 正好对应 MIPS。

05 | 2014-12：指令数减少、CPI 增加，同时乘到时间上

12. 程序 P 在机器 M 上的执行时间是 20 秒，编译优化后，P 执行的指令数减少到原来的 70%，而 CPI 增加到原来的 1.2 倍，则 P 在 M 上的执行时间是_____。

- A. 8.4 秒 B. 11.7 秒 C. 14 秒 D. 16.8 秒

同一台机器主频不变，时间随指令数与 CPI 的乘积变化。新指令数是原来的 70%，新 CPI 是 1.2 倍，所以新时间 $20 \times 0.7 \times 1.2 = 16.8s$ ，选 D。不能只拿“指令少 30%”直接把 20 秒变 14 秒，忽略新指令更费周期。

优化是否真的赚了

乘积 $0.7 \times 1.2 = 0.84 < 1$ ，总时间变成 84%，节省 16%。若 CPI 上升超过 $1/0.7 \approx 1.429$ 倍，指令减少带来的收益会被抵消。题目没要求阈值，但用乘积先判方向是快速验算。

06 | 2017-12：相同 ISA、同一程序，指令数可约去

12. 假定计算机 M1 和 M2 具有相同的指令集体系结构 (ISA)，主频分别为 1.5GHz 和 1.2GHz。在 M1 和 M2 上运行某基准程序 P，若平均 CPI 分别为 2 和 1，则程序 P 在 M1 和 M2 上运行时间的比值是_____。

- A. 0.4 B. 0.625 C. 1.6 D. 2.5

M1 与 M2 同 ISA 运行同一基准程序 P，按题意可取相同指令数 N。 $T1=N \times 2 / 1.5\text{GHz}$ ， $T2=N \times 1 / 1.2\text{GHz}$ ，比值 $T1/T2=(2/1.5)/(1/1.2)=2 \times 1.2 / 1.5=1.6$ ，选 C。M1 频率更高却 CPI 翻倍，整体反而更慢。

比较时间时如何最少算数

先消掉共同 N，只保留 CPI/频率；要的是 M1/M2，就写 $CPI1 \times \text{频率}2 / (CPI2 \times \text{频率}1)$ 。若把频率放到同一分子，会误把快时钟当增加时间。相同 ISA 让指令数可比较，但实际编译器不同也可能改变 N；这道题按“同一程序在相同 ISA 上”的给定条件处理。

07 | 2019-16：有停顿就不可能每个脉冲都启动新指令

16. 下列有关处理器时钟脉冲信号的叙述中，错误的是_____。

- A. 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成
- B. 时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频
- C. 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定
- D. 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

整形与分频得到时钟脉冲，周期倒数为主频；周期选择受相邻状态单元之间组合路径的最大延迟限制。D 说处理器总是每来一个时钟脉冲就开始一条新指令，忽略流水停顿、分支等待以及多周期指令，故 错误选 D。0820 的 CPI 与冒险直接给出反例。

时钟持续跳动与指令持续发射不同

即使流水线因 load-use 等待，时钟仍可到来，但某些流水寄存器保持原状态或插入气泡，不发射新有效指令。主频只告诉你周期频率，不能单独告诉你每秒完成多少条；还需要 CPI 或 IPC。

08 | 2020-17 : 理想 CPI=1 原题回链

17. 下列给出的处理器类型中, 理想情况下, CPI 为 1 的是 ()。

- I. 单周期 CPU II. 多周期 CPU III. 基本流水线 CPU IV. 超标量流水线 CPU
A. 仅 I、II B. 仅 I、III C. 仅 II、IV D. 仅 III、IV

同 0820-10 : 单周期 CPU 每条一拍, 基本单发射流水在稳态无阻塞时每拍完成一条, 仅 I、III, 选 B。在性能节点新增: 实际程序 CPI 还会受流水填充、Cache、相关与分支等待影响, 不能把理想值代入所有实际执行时间。

从 CPI 转到时间

对长程序可用 $T=N \times \text{CPI} / f$ 。若单周期与流水的 CPI 都接近 1, 仍可能有不同主频: 单周期必须让最长完整指令路径在一拍内完成, 流水的周期取最长阶段。CPI 相同也不能直接断言执行时间相同。

09 | 2021-12 : P 是 10^{15} , 不是 10^{16}

12. 2017 年公布的全球超级计算机 TOP 500 排名中, 我国“神威·太湖之光”超级计算机蝉联第一, 其浮点运算速度为 93.0146 PFLOPS, 说明该计算机每秒钟内完成的浮点操作次数约为 ()。

- A. 9.3×10^{13} 次 B. 9.3×10^{15} 次 C. 9.3 千万亿次 D. 9.3 亿亿次

• 002 •

2021年计算机408统考真题 第 2 页, 共 9 页

题给 93.0146 PFLOPS, P 表示 10^{15} , 即约 $93 \times 10^{15} = 9.3 \times 10^{16}$ 次浮点运算/秒。中文“亿亿”= $10^8 \times 10^8 = 10^{16}$, 故约 9.3 亿亿次, 选 D。题目问单位换算, 不要因机器名或排行日期去另查当前性能。

数量级快验

$93P = 93 \times 10^{15} = 9.3 \times 10^{16}$; A 的 9.3×10^{13} 差 1000 倍, B 的 9.3×10^{15} 少 10 倍。C 的“千万亿”= $10^7 \times 10^8 = 10^{15}$, 也少 10 倍。只需移动一次小数点, 别把 93 误看成 9.3 PFLOPS。

10 | 2022-12：按类型算平均 CPI，最后把 ns 换成 μs

12. 某计算机主频为 1 GHz，程序 P 运行过程中，共执行了 10000 条指令，其中，80% 的指令执行平均需 1 个时钟周期，20% 的指令执行平均需 10 个时钟周期。程序 P 的平均 CPI 和 CPU 执行时间分别是（ ）。
- A. 2.8, 28 μs B. 28, 28 μs C. 2.8, 28 ms D. 28, 28 ms

80% 指令需 1 周期、20% 需 10 周期，平均 $\text{CPI} = 0.8 \times 1 + 0.2 \times 10 = 2.8$ 。总 10000 条需 28000 周期；1GHz 每周期 1ns，总时间 $28000\text{ns} = 28\mu\text{s}$ ，选 A。先算周期数再换单位，别把 $28\mu\text{s}$ 错写 28ms。

权重来自指令条数而不是时间占比

题说 80% 的指令需 1 周期，20% 的指令需 10 周期；后者虽然只占条数的五分之一，却贡献 $0.2 \times 10 = 2$ 周期/指令，大于前者的 0.8。不能拿 $80\% \times \text{时间 } 1\text{ns} + 20\% \times \text{时间 } 10\text{ns}$ 再除以不对应的分母，正确操作是每类条数乘各自 CPI 后相加。

11 | 2023-12：GIPS 是每秒十亿条指令

12. 若机器 M 的主频为 1.5GHz，在 M 上执行程序 P 指令数为 5×10^5 ，P 的平均 CPI 为 1.2，则 P 在 M 上的指令执行速度和用户 CPU 时间分别为（ ）。
- A. 0.8GIPS, 0.4ms B. 0.8GIPS, 0.4 μs
C. 1.25GIPS, 0.4ms D. 1.25GIPS, 0.4 μs

频率 1.5GHz，平均 $\text{CPI} = 1.2$ ，指令执行速度 $1.5/1.2 = 1.25$ GIPS。程序 5×10^5 条，CPU 时间 $5 \times 10^5 / (1.25 \times 10^9) = 4 \times 10^{-4}\text{s} = 0.4\text{ms}$ ，选 C。先求速度再除工作量，或直接 $N \times \text{CPI} / f$ ，两条路径应互相校验。

为什么 0.4 μs 不可能

即便每周期一条， 5×10^5 条在 1.5GHz 也至少需要约 $3.3 \times 10^{-4}\text{s}$ ，即几分之一毫秒；微秒量级会差一千倍。GIPS 的 G 是 10^9 ，每次在 s、ms、 μs 之间换单位时写出 10^{-3} 与 10^{-6} 防止误抄。

18. 下列关于 CPI 和 CPU 时钟周期的叙述中，错误的是

- A. 不同类型指令的 CPI 可能不一样
- B. 程序的 CPI Cache 缺失率无关
- C. 单周期 CPU 的时钟周期以最耗时指令所用的时间为准
- D. 流水线 CPU 的时钟周期以最长流水段所用时间为准

同 0820-13 : Cache 缺失让流水线等待，平均 CPI 会受缺失率影响，B 的“无关”错误，选 B。放到性能方程里可看出，频率即使不变，等待多了会提高 CPI、延长总时间。

只说“Cache 比主存快”还不够

你要说出实际指令执行需多少额外周期：一次缺失使相关取指/访存等待若干拍，若每百条缺失次数增加，总停顿周期随之增加。频率决定一拍多长，CPI 决定每条平均用几拍，两者共同决定时间。

0821 收束 | 先锁定工作量、周期数与频率

比较两台机器、两种编译结果或局部加速时，把每一项放回 $\text{指令数} \times \text{CPI} \div \text{频率}$ ；总程序另有 I/O 就单列不能加速的部分。吞吐指标先写“数什么/每秒”再换 MIPS、FLOPS 或 GIPS。考场速度来自先列一个正确分母，再做一两步乘除；展开层用于卡在“比例、单位、局部加速”的时候复原理由。