

0921 Answer | 一秒钟究竟发生多少次传送

原题 5 道 · 0920 的数据通路 · 能力账本

先把设备速率换成“每秒多少个4B字/多少次块传输”，再乘 CPU 服务成本；读懂只是第一阶段，限时独立尚未验证。

考场入口

题	先换算什么	结果
01	$0.5\text{MB/s} \div 4\text{B} = 125000\text{次/秒}$	中断2.5%；DMA 0.1%
02	$20\text{M指令/s} \times 1.5\text{访存} \times 1\%$	300000缺失/s，4.8MB/s
03	$32\text{B块} \div 4\text{B总线字} = 8\text{拍数据}$	一次突发85ns
04	7数据+起始+校验+停止=10位	2000字符/s；CPU服务约90000拍
05	A 50万字/s，B 1000B块4万次/s	轮询至少4%；DMA至多4%

01 | 2009-43：中断按字，DMA 按块

43. (8分) 某计算机的 CPU 主频为 500MHz，CPI 为 5（即执行每条指令平均需 5 个时钟周期）。假定某外设的数据传输率为 0.5MB/s，采用中断方式与主机进行数据传送，以 32 位为传输单位，对应的中断服务程序包含 18 条指令，中断服务的其他开销相当于 2 条指令的执行时间。请回答下列问题，要求给出计算过程。

1) 在中断方式下，CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少？

2) 当该外设的数据传输率达到 5MB/s 时，改用 DMA 方式传送数据。假定每次 DMA 传送块大小为 5000B，且 DMA 预处理和后处理的总开销为 500 个时钟周期，则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少（假设 DMA 与 CPU 之间没有访存冲突）？

(1) 中断。32位=4B，每秒 $0.5 \times 10^6 / 4 = 125000$ 次。每次中断服务18条指令加其它开销相当2条，共20条，CPI5，需100 CPU时钟；500MHz可提供5亿拍/s，I/O占 $125000 \times 100 / (5 \times 10^8) = 2.5\%$ 。

(2) DMA。速率5MB/s，一块5000B $\Rightarrow$ 每秒1000次块事务；每次预处理500拍，CPU占 $1000 \times 500 / (5 \times 10^8) = 0.1\%$ 。题假设 DMA 与 CPU 不发生访存冲突，这里不把 DMA 搬运5000B的总线时间当 CPU 执行时间。

为何第二问速率提升十倍却 CPU 占用更低

中断由每个4B字引发一次 CPU 服务；DMA 每5000B才让 CPU 做一次块准备与收尾。分母仍是 CPU 每秒可用时钟，不把设备吞吐率当成 CPU 主频。

02 | 2012-43：从指令数走到缺页 DMA 请求

43. 假定某计算机的 CPU 主频为 80MHz，CPI 为 4，平均每条指令访存 1.5 次，主存与 Cache 之间交换的块大小为 16B，Cache 的命中率为 99%，存储器总线宽度为 32 位。请回答下列问题。

1) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下，主存带宽至少达到多少才能满足 CPU 的访存要求？

2) 假定在 Cache 缺失的情况下访问主存时，存在 0.0005% 的缺页率，则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB，每次缺页都需要访问磁盘，访问磁盘时 DMA 传送采用周期挪用方式，磁盘 I/O 接口的数据缓冲寄存器为 32 位，则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？

3) CPU 和 DMA 控制器同时要求使用存储器总线时，哪个优先级更高？为什么？

4) 为了提高性能，主存采用四体低位交叉存储模式，工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns，则该主存能提供的最大带宽是多少？

(1) 吞吐。80MHz/CPI4=20 MIPS；平均1.5次访存/指令，主存访问要求来自 Cache 的1%未命中： $20 \times 10^6 \times 1.5 \times 0.01 = 300000$ 次块读/s。每块16B，所以最低带宽 4.8MB/s（不计其他流量）。

(2) 缺页与 DMA。题给的 0.0005% 是 Cache 未命中后访问主存时的缺页率，换为 5×10^{-6} ，故约 $300000 \times 5 \times 10^{-6} = 1.5$ 次缺页/s。页4KB=4096B，DMA 接口缓冲寄存器32位=4B，每页需至少1024次4B传送请求；平均 $1.5 \times 1024 = 1536$ 次 DMA 请求/s。先走“指令→访存→Cache 未命中→缺页”，不能把缺页率直接乘指令数。

(3) 总线优先级。DMA 的请求更急：设备缓冲可能不能久等，延迟会丢数据；CPU 可暂时暂停/等待，故两者同时请求时 DMA 优先。(4) 交叉存储。四体、每体 50ns，低位交叉可每 $50/4=12.5\text{ns}$ 启动一次 4B 传输，理论最高 $4\text{B}/12.5\text{ns}=320\text{MB/s}$ 。

两个“缺失率”不在同一层

Cache 1% 是在 1.5 次访存中统计的；缺页 0.0005% 是在已经走到主存的访问中统计，需连乘。若直接把一页 4KB 当成一个 32 位 DMA 请求，会漏 1024 倍。

03 | 2013-43：突发传送地址、准备、数据三段

43. (9 分) 某 32 位计算机，CPU 主频为 800MHz，Cache 命中时的 CPI 为 4，Cache 块大小为 32 字节；主存采用 8 体交叉存储方式，每个体的存储字长为 32 位、存储周期为 40ns；存储器总线宽度为 32 位，总线时钟频率为 200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送 32 字节，传送地址或 32 位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

(1) CPU 和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？

(2) Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？

(3) 存储器总线完成一次读突发传送总线事务所需的时间是多少？

(4) 若程序 BP 执行过程中，共执行了 100 条指令，平均每条指令需进行 1.2 次访存，Cache 缺失率为 5%，不考虑替换等开销，则 BP 的 CPU 执行时间是多少？

(1) 周期/带宽。CPU 周期 $1/800\text{MHz}=1.25\text{ns}$ ；总线周期 $1/200\text{MHz}=5\text{ns}$ ；宽 32 位=4B、每拍一字，理想总线带宽 $4\text{B}/5\text{ns}=800\text{MB/s}$ 。

(2) 读块事务。Cache 块 32B/总线 4B=8 个字；支持突发传送，一次首地址和命令后连续送 8 个字，所以 1 次读突发事务（其中含 8 个数据传送拍），不是 8 次独立事务。

(3) 时间。送地址命令 5ns、主存准备 40ns、8 个数据字各 5ns，合计 85ns。8 体交叉使连续字可以流水出，每体周期 40ns 与 $8\times 5\text{ns}$ 匹配。

(4) 程序执行。100 条指令、命中时 CPI 4：基本 $100\times 4\times 1.25\text{ns}=500\text{ns}$ ；平均 1.2 次访存/指令、5% 未命中，共 $100\times 1.2\times 0.05=6$ 次缺失，每次 85ns，额外 510ns，总 1010ns（题要求不计替换等开销）。

将“突发一次”和“数据八拍”分清


一次突发事务不等于只用一个时钟；若把准备 40ns 按 8 个字重复算，就忽略了八体交叉与突发数据连续到来的题面信息。

04 | 2016-44：串行字节与中断周期同时计时

44. 假定 CPU 主频为 50MHz，CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 字符，通信规程中有 1 位奇校验位和 1 位停止位，从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。请回答下列问题，要求说明理由。

(1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备 D 持续工作过程中，每秒钟最多可向 I/O 端口送入多少个字符？

(2) 设备 D 采用中断方式进行输入/输出，示意图如下。



I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU 用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段 CPU 进行了哪些操作？

(1) 一字符。异步串行帧有起始1位、ASCII7位、奇校验1位、停止1位，共 10 位。设备从启动到字符进入 I/O 端口需 0.5ms，持续工作最高每秒 2000 字符，不能用 7/0.5ms 把传输位数当独立字符。

(2) 1000 字符。设备产生字符的间隔 0.5ms，约 $1000 \times 0.5\text{ms} = 0.5\text{s}$ ；50MHz CPU 周期 20ns，折合约 2.5×10^7 个时钟周期。中断响应 10 拍，20 条服务指令按 CPI 4 为 80 拍，处理 1000 字符的 CPU 实际执行/响应时间约 $1000 \times (10 + 20 \times 4) = 90000$ 拍。第 15 条就重启设备，服务程序末五条的时间与下一字符的设备工作可重叠，故不能把 90,000 拍全额串行加到 2.5×10^7 拍上。题问“大约”，最后一次的几拍边界不影响这些量级。

中断响应阶段 CPU 保存必要断点/状态、识别请求并转到相应中断服务入口，之后服务程序读取端口、发重启命令，返回时恢复现场；“响应 10 拍”和“服务 20 条指令”是不同耗时。

为何时间账一大一小

任务总耗时主要被每字符 0.5ms 的设备间隔支配，CPU 只在字符完成时进入服务。把 CPU 时间占用与墙上经过的总时间相加，等同假设设备服务时停工，与第 15 条启动下一轮的图不符。

05 | 2018-43：轮询、中断和 DMA 的可持续边界

43. (8分) 假定计算机的主频为 500MHz, CPI 为 4。现有设备 A 和 B, 其数据传输率分别为 2MB/s 和 40MB/s, 对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题, 要求给出计算过程。

(1) 若设备 A 采用定时查询 I/O 方式, 每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据? CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少?

(2) 在中断 I/O 方式下, 若每次中断响应和中断处理的总时钟周期数至少为 400, 则设备 B 能否采用中断 I/O 方式? 为什么?

(3) 若设备 B 采用 DMA 方式, 每次 DMA 传送的数据块大小为 1000B, CPU 用于 DMA 预处理和后处理的总时钟周期数为 500, 则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最多是多少?

CPU 每秒 $500\text{MHz}/\text{CPI}4=125\text{M}$ 条指令。32 位缓冲一字 4B。

(1) 轮询 A。2MB/s 对应 500000 字/s, 设备每 $2\mu\text{s}$ 可来一个新字; 要不漏数据, 查询最大间隔 $2\mu\text{s}$ 。每次至少 10 条指令, 最低 $500000 \times 10 = 5\text{M}$ 指令/s, 占 125M 的至少 4% (若轮询更频繁, 只会更高)。

(2) B 能否中断? $40\text{MB/s}=10\text{M}$ 字/s, 每字触发中断、每次至少 400 CPU 拍 $\Rightarrow 4 \times 10^9$ 拍/s, 远大于 CPU 5×10^8 拍/s, 不能持续用逐字中断 I/O。即使设备快, CPU 也不可能在下一个字来前服务完。

(3) B 用 DMA。1000B 一块, 每秒 $40 \times 10^6 / 1000 = 40000$ 块; 每块预处理 500 拍, 总 20×10^6 拍/s, 占 CPU 时钟至多 4% (题给处理成本作为上界; 此处不把块内 DMA 搬运逐字计入 CPU)。

同一个 4% 为什么措辞相反

轮询“至少 10 条”意味着 CPU 开销有下界; DMA“预处理总拍数为 500”按题设成本算占用, 若问最多则在满速 40MB/s 下为 4%。先看“至少/至多”各修饰哪一个量, 再代入。

复做顺序

遮住答案, 先各自写“每秒事务数、每事务 CPU 工作、主频给的总预算”; 再核查 03 的一次事务为何仍需八拍、04 的设备工作怎样与 CPU 收尾重叠。读过的推导尚不能代替限时计算。