

0922 Answer | 数据何时可用，页又何时到位

原题 3 道 · 0921 的事务计数 · 能力账本

这组题先跟踪一条指令读、写寄存器的具体周期，再跟踪一次数组访问经过 Cache、TLB、主存、磁盘的状态。读懂推演只是第一阶段；限时独立尚未验证。

考场入口：先写结论，再检验依据

题	最短起手	必查数字
01	消费者 ID 严格晚于生产者 WB；最后算末条 WB	-513 算术右移 FEFH；4条无阻塞8拍；优化代码17拍
02	左移2位是字节偏移；分支从下一条算	4B/元素；FFFAH=-6；目标 08048100H
03	六条共24B，首次整块装入；首次数组缺页重试	I-Cache 512B；命中率5999/6000；磁盘1次、TLB至少1001次

01 | 2012-44：没有转发时，ID 必须等到 WB 的下一拍

44. 某 16 位计算机中，带符号整数用补码表示，数据 Cache 和指令 Cache 分离。题 44 表给出了指令系统中部分指令格式，其中 Rs 和 Rd 表示寄存器，mem 表示存储单元地址，(x)表示寄存器 x 或存储单元 x 的内容。

指令系统中部分指令格式		
名称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	$(Rs) + (Rd) \rightarrow Rd$
算术/逻辑左移	SHL Rd	$2 * (Rd) \rightarrow Rd$
算术右移	SHR Rd	$(Rd) / 2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rs, mem	$(Rs) \rightarrow mem$

该计算机采用 5 段流水方式执行指令，各流水段分别是取指 (IF)、译码/读寄存器 (ID)、执行/计算有效地址 (EX)、访问存储器 (M) 和结果写回寄存器 (WB)，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

1) 若 int 型变量 x 的值为 -513，存放在寄存器 R1 中，则执行指令“SHR R1”后，R1 的内容是多少？（用十六进制表示）

2) 若某个时间段中，有连续的 4 条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这 4 条指令所需的时钟周期数为多少？

3) 若高级语言程序中某赋值语句为 $x = a + b$ ，x、a 和 b 均为 int 型变量，它们的存储单元地址分别表示为 [x]、[a] 和 [b]。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。

	时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I ₁	IF	ID	EX	M	WB									
I ₂		IF	ID	EX	M	WB								
I ₃			IF				ID	EX	M	WB				
I ₄							IF				ID	EX	M	WB

则这 4 条指令执行过程中，I₃ 的 ID 段和 I₄ 的 IF 段被阻塞的原因各是什么？

4) 若高级语言程序中某赋值语句为 $x = x * 2 + a$ ，x 和 a 均为 unsigned int 类型变量，它们的存储单元地址分别表示为 [x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿题 44 图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

(1) 位模式。16 位补码 -513 为 FDFH，算术右移保留最高位 1，得到 -257，即 FEFFH。负奇数的算术右移向负无穷方向取整，不能将 -513/2 的绝对值截断成 -256。

(2) 无阻塞。五级流水的首条需 5 拍，后续三条每条增加 1 拍，故 8 拍。这里不是 4×5 ，那是完全不重叠的执行。

(3) 读写时刻。图中 I₁、I₂ 分别第 5、6 拍 WB；I₃ 的 ADD R1, R2 必须在 ID 读到两个新值，且同一寄存器不能同拍读写，所以 ID 到第 7 拍，这是对 I₁/I₂ 的 RAW 数据相关。I₃ 堵在 ID，顺序发射使后面的 I₄ 不能从 IF 往前走，故 I₄ 的 IF 也被阻塞；另外 I₄ 要读 I₃ 写回的 R2，在 I₃ 第 10 拍 WB 后才能于第 11 拍 ID。将前端等待与 I₄ 自身的数据依赖分开，才看得懂图中的两个空档。

(4) 给 $x=x*2+a$ 排程。两个互不依赖的 LOAD 先发，利用第二次装载掩住第一次的一拍等待；目的寄存器必须按照题给 ADD Rs,Rd 的写 Rd 语义选定：

指令	IF	ID	EX	M	WB
I ₁ LOAD R1,[x]	1	2	3	4	5
I ₂ LOAD R2,[a]	2	3	4	5	6
I ₃ SHL R1	3	6	7	8	9
I ₄ ADD R2,R1	6	10	11	12	13
I ₅ STORE R1,[x]	10	14	15	16	17

结果 至少17拍，在第17拍结束；即便 STORE 不实质写通用寄存器，题设五级图仍按其最后一级计完成。I₃ 要等 I₁ 的 WB5 后读 R1；I₄ 要等 I₃ 的 WB9 后读 R1；I₅ 要等 I₄ 的 WB13 后读 R1。I₂ 的 R2 已在 WB6 就绪，不再增加等待。若把 ADD R1,R2 写成结果在 R2，则后续 STORE 也得改为 R2，不能只凭加法交换律忽略指令的目的寄存器。

从慢图压缩为三次判断

不必每次重画所有空白格。先列生产者的 WB 拍数5、6、9、13；再让使用该寄存器的 ID 至少是生产者 WB+1；最后每条后续 IF 不能越过前条被卡住的 ID。一个错误的捷径是让 LOAD 的 WB5 与 SHL 的 ID5 同拍，题面明令禁止。

02 | 2014-44：循环的三个刻度是字节、指令、流水拍

44. (12分) 某程序中有如下循环代码段 P: “for(int i = 0; i < N; i++) sum += A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中, 数组 A 的首地址在寄存器 R3 中。程序段 P 起始地址为 0804 8100H, 对应的汇编代码和机器代码如下表所示。

编号	地址	机器代码	汇编代码	注释
1	08048100H	00022080H	loop: sll R4, R2, 2	(R2) << 2 → R4
2	08048104H	00083020H	add R4, R4, R3	(R4) + (R3) → R4
3	08048108H	8C850000H	load R5, 0(R4)	((R4) + 0) → R5
4	0804810CH	00250820H	add R1, R1, R5	(R1) + (R5) → R1
5	08048110H	20420001H	add R2, R2, 1	(R2) + 1 → R2
6	08048114H	1446FFFAH	bne R2, R6, loop	if(R2) != (R6) goto loop

执行上述代码的计算机 M 采用 32 位定长指令字, 其中分支指令 bne 采用如下格式:

31	26	25	21	20	16	15	0
OP		Rs		Rd		OFFSET	

OP 为操作码; Rs 和 Rd 为寄存器编号; OFFSET 为偏移量, 用补码表示。请回答下列问题, 并说明理由。

- 1) M 的存储器编址单位是什么?
- 2) 已知 sll 指令实现左移功能, 数组 A 中每个元素占多少位?
- 3) 表中 bne 指令的 OFFSET 字段的值是多少? 已知 bne 指令采用相对寻址方式, 当前 PC 内容为 bne 指令地址, 通过分析表中指令地址和 bne 指令内容, 推断出 bne 指令的转移目标地址计算公式。
- 4) 若 M 采用如下“按序发射、按序完成”的 5 级指令流水线: IF (取值)、ID (译码及取数)、EXE (执行)、MEM (访存)、WB (写回寄存器), 且硬件不采取任何转发措施, 分支指令的执行均引起 3 个时钟周期的阻塞, 则 P 中哪些指令的执行会由于数据相关而发生流水线阻塞? 哪条指令的执行会发生控制冒险? 为什么指令 1 的执行不会因为与指令 5 的数据相关而发生阻塞?

(1) 编址。相邻指令地址 08048100H → 08048104H 差 4, 所以机器按字节编址、每条 32 位指令占 4 字节。

(2) 数组元素。sll R4, R2, 2 把下标 i 左移两位, 即乘 4 作为相对首地址的字节偏移, A 的每个元素 4B/32 位; 这里的 2 是移位位数, 不是元素字节数。

(3) 相对分支。机器码 1446FFFAH 的 16 位 OFFSET 是 FFFAH, 符号扩展为 -6; 分支在 08048114H, 下一条地址 08048118H, 回跳到 08048100H, 差 -24B = -6 条指令。故目标地址公式是 $PC + 4 + 4 \times \text{sign_extend}(\text{OFFSET})$ (本题 PC 指 bne 本身的地址)。别直接用 $PC - 6$, 那把“指令条数”和“字节地址”混了。

(4) 风险及等待。相邻的 1→2 (R4)、2→3 (R4)、3→4 (R5)、5→6 (R2) 均为真数据相关; 没有转发时, 消费者的 ID 必须等生产者 WB 以后。第 6 条 bne 会发生控制冒险, 题设分支执行带来 3 拍阻塞。第 1 条本轮先用当前 i, 之后第 5 条才写 i+1; 下一轮的第 1 条虽需更新的 R2, 却要经过第 6 条分支和其 3 拍等待, 这段天然间隔已使 R2 写回, 不再另加数据相关阻塞。

本轮第1条读取的是尚未自增的 i ，第5条才产生下一轮所需 $i+1$ 。它们之间存在跨迭代的数据依赖，但题问的是第1条为何不会因此在这条给定的流水线上再停顿；分支等待为它留出了时间。

03 | 2014-45：第一次缺页的那次访问还要重试

45. 假设对于 44 题中的计算机 M 和程序 P 的机器代码，M 采用页式虚拟存储管理；P 开始执行时， $(R1) = (R2) = 0$ ， $(R6) = 1000$ ，其机器代码已调入主存但不在 Cache 中；数组 A 未调入主存，且所有数组元素在同一页，并存储在磁盘同一个扇区。请回答下列问题并说明理由。

1) P 执行结束时，R2 的内容是多少？

2) M 的指令 Cache 和数据 Cache 分离。若指令 Cache 共有 16 行，Cache 和主存交换的块大小为 32 字节，则其数据区的容量是多少？若仅考虑程序段 P 的执行，则指令 Cache 的命中率为多少？

3) P 在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组 A 的访问，需要读磁盘和 TLB 至少各多少次？

(1) 终值。R2 是 i ，从 0 递增，执行 $i=999$ 的循环后变为 1000，与 R6 相等，bne 不再回跳。不是 999：那是最后一次被读取的下标。

(2) 指令 Cache。数据区容量 $16 \text{行} \times 32 \text{B} = 512 \text{B}$ 。六条各 4B 共 24B，地址从 08048100H 起，全部落在同一个对齐的 32B 块内。机器码已在主存，起初不在 Cache，所以首次取第 1 条缺失、整块装入，后续命中。总取指 $6 \times 1000 = 6000$ 次，命中 $5999/6000 \approx 99.9833\%$ ；分离的数据 Cache 不挤掉这个指令块。

(3) 异常和次数。第 4 条 `add R1, R1, R5` 不断累加数组值，和可能超出 32 位有符号范围，故可能发生溢出异常；第 3 条 `load R5, 0(R4)` 访问尚未调入主存的数组页，可能发生缺页异常。循环计数只到 1000，本题不因第 5 条加 1 而溢出；移位并非该加法溢出异常的判断点。数组全在一页、同一磁盘扇区，最少读磁盘 1 次。第一次访问 A[0] 查 TLB 后发现页不在内存，缺页处理将页装入，故该条指令重启后还要查一次 TLB；其余 999 次数组访问各查一次：至少读 TLB $1+1+999=1001$ 次。不要因为只读磁盘一次，就把 TLB 也算成一次；命中 TLB 仍需查询。

为什么取指的 TLB 查找没加进 1001

题问“对于数组 A 的访问”，1001 专指第 3 条的数组数据地址翻译；程序代码的取指地址属于另一类访问，不在这个数内。起初数组不在主存也不等于每个元素都各缺页一次，一页装入后 999 次可沿用。

复做顺序

先遮住答案：画出 01 的 WB→ID 依赖并算末条拍数；再用 02 的三个刻度推回跳地址；最后独立说清 03 首次 TLB 查询、缺页、重启查询的次序。能复述推导不等于能在考场 1—2 分钟完成，需另做限时复现。