

Algoritmul lui Tomasulo

În ziua de astăzi, eficiența sistemelor de calcul este un aspect foarte important. Având în vedere faptul că există numeroase limitări din punct de vedere al vitezei de procesare atunci când se încearcă sporiți eficienței prin intermediul folosirii resurselor materiale, aspect sugerat și de legea lui Moore, soluțiile pentru creșterea performanței pot fi găsite în implementarea unor arhitecturi care să exploateze idei precum folosirea paralelismului, pipelining, dynamic scheduling etc.

Robert Tomasulo a fost un informatician care a adus contribuții în cadrul subiectului descris mai sus, acesta fiind inventatorul algoritmului care îi poartă numele. În anul 1997, i-a fost acordat premiul Eckert - Mauchly pentru crearea acestui algoritmu.

Algoritmul lui Tomasulo este un algoritmu hardware care are la bază programarea dinamică a instrucțiunilor. De asemenea, acesta permite executarea Out of Order și folosirea mai multor unități de execuție într-un mod cât mai eficient. A fost dezvoltat în anul 1964 de către Robert Tomasulo și a fost implementat prima dată în cadrul modelului IBM System/360 Model 91 de FPU (floating point unit)

Dim punct de vedere al arhitecturii sugerate de algoritmul lui Tomasulo, se impune prezenta unor stări de rezervare. Aceste reservation stations sunt legate la unitățile funcționale: ADDER și MULTIPLY/DIVIDE. Aceste legături sunt realizate prin intermediul CDB, Common Data Bus.

Unitățile funcționale pot accesa unele valori rezultate din operațiile anterioare fără să implice scrierea acestora în cadrul unor registre floating-point. Astfel, pentru a realiza o operație, unitățile vor aștepta mai puțin.

De asemenea, stările de rezervare implică și o distribuție din punct de vedere al detectării hazardurilor și, al controlului execuției operațiilor. Astfel, aceste stări se vor ocupa de împreună de aceste task-uri, nemaifiind nevoie, spre exemplu, de o unitate specială de control a hazardurilor.

Dim punct de vedere al organizării, stările de rezervare conțin următoarele câmpuri: O_p , V_j/V_k , Q_j/Q_k și BUSY.

O_p reprezintă un opcode, cel al operației instrucțiunii.

V_j și V_k reprezintă valorile operandilor surse folosiți în cadrul instrucțiunilor.

Q_j și Q_k reprezintă starea de rezervare care va genera operandul surse dorit. Practic, acestea semnifică codificarea pe linii a stărilor de rezervare.

BUSY este setat pe 1 pentru componentele ocupate (stări de rezervare sau unități funcționale) sau pe 0 dacă nu sunt ocupate.

Algoritmul lui Tomasulo implică 3 stadii. O instrucțiune care este trimisă spre executare trebuie să treacă prin aceste stadii ce vor fi descrise mai jos:

Prima etapă, denumită și, Issue, sau etapa de Start, implică încercarea instrucțiunii spre a fi executată. Aceasta se trimite spre executare doar dacă unitățile ADDER sau MULTIPLY, DIVIDE și, stările de rezervare sunt libere. Notabil este faptul că registrele sunt redenumite la acest pas, fiind eliminate astfel hazardele de tipul WAR (Write after Read) și, WAW (write after write). Inițial, instrucțiunile li se acordă un spațiu într-o coadă (instruction queue). În cadrul acestei etape, instrucțiunea este preluată din această coadă. Apoi, dacă unitatea funcțională aferentă este liberă, executăm instrucțiunea (o trimitem mai departe, în următoarea etapă). Dacă nu este liberă, atunci, așteptăm eliberarea unității pentru instrucțiunea respectivă. Procedul de mai sus este realizat în cazul în care instrucțiunea se află în stadiul de registru. Dacă unitatea funcțională nu este liberă, atunci instrucțiunea este pusă în stadiu de rezervare. Pentru instrucțiunile Load/Store, aceasta va fi încercată în stadiu de rezervare.

A doua etapă este etapa de executare, etapă în cadrul căreia se realizează operația din cadrul instrucțiunii. În cadrul acestei etape, nu se realizează executia până când toți operandii sunt calculați. Astfel, aici se rezolvă și, hazardul de tip RAW (read after write). Dacă lipsește un operand, atunci se așteaptă până când acesta apare pe CDB. Dacă operandii sunt calculați și, disponibili, în cazul în care instrucțiunea este una care se rezolvă cu o operator specifică ALU, atunci aceasta se execută în unitatea funcțională corespunzătoare. Dacă instrucțiunile sunt de tipul

load sau store, atunci, pentru load, se execută instrucțiunea dacă unitatea de memorie este liberă; iar pentru store, se așteaptă prima dată ca valoarea să fie scrisă înainte de a trimite-o spre unitatea de memorie.

A treia etapă este etapa de scriere a rezultatului. Dacă instrucțiunea implică operații de tip ALU, atunci rezultatul este scris în bancul de registrii, iar dacă este o instrucțiune de tip store, atunci aceasta este scrisă în unitatea de memorie. Dacă instrucțiunea implică ALU, atunci rezultatul se pune pe CDB înainte de a fi scris în bancul de registrii. Rezultatul ajunge la registrii prin intermediul magistralei.

Mai jos este un exemplu de rețineră a algoritmului, în funcție de instrucțiunile care se află în cod:

Instrucțiunile care se află în cod sunt:

LD	F6, 34(R1)
LD	F2, 45(R2)
MULTD	F0, F2, F4
SUBD	F8, F6, F2
DIVD	F10, F0, F6
ADD	F6, F8, F2

În cele ce urmează sunt redată tabelule cu conținutul statilor de rezervare și a registrelor.

Mai jos sunt tabelele pentru stările de rezervare

Tabela pentru stările de rezervare după realizarea primei instrucțiuni load sunt:

	Busy	Op	V _j	V _k	Q _j	Q _k
Add1	0	subd	Load1			Load2
Add2	0	add			Add1	Load2
Add3	1					
Mult1	0	multd		F ₄	Load2	
Mult2	0	divd		Load1	Mult1	

Tabela pentru registre (valorile acestora) după realizarea operației de load (prima dintre acestea).

F ₀	F ₂	F ₄	F ₆	F ₈	F ₁₀	F ₁₂ ...
Mult1			Add2	Add1	Mult2	

Introducerea specifică din tabela registrilor se schimbă atunci când un registru se scrie o valoare, Q_i reprezentând codificarea stării de rezervare al cărei rezultat este scris în bancul de registru.

Astfel, tabela registrilor după executarea instrucțiunii (a doua de load) este:

F ₀	F ₂	F ₄	F ₆	F ₈	F ₁₀	F ₁₂ ...
Mult1	0		Add2	Add1	Mult2	

Într-un pas după operația de multiply, va arăta așa:

F ₀	F ₂	F ₄	F ₆	F ₈	F ₁₀	F ₁₂ ...
0	0		0	0	Mult2	

Tabloul pentru stăruie de rezervare după operații de multiply va arăta așa:

	Busy	Q_j	V_j	V_k	Q_j	Q_k
Add1	0					
Add2	0					
Add3	0					
Mult1	0					
Mult2	1	divd	(mult1)	(Load1)		

Folosirea conceptelor de stăruie de rezervare (reservation stations) register renaming (redenumire a registrelor) și, utilizarea CAB a dus la o dezvoltare importantă a design-ului computerelor performante. Aceste noțiuni sunt folosite (sau derivate ale acestora) în industrie. Conceptul de dynamic scheduling folosit în algoritmul lui Tomasulo este implementat (cu modificările aferente) în cadrul multor arhitecturi moderne.