# 2η Εργαστηριακή Άσκηση

Εξοικείωση με τη Verilog

Εξέταση Άσκησης: 3/4/2024

Παράδοση αναφοράς: Δείτε eclass

Στόχος της άσκησης είναι η εξοικείωση με τη γλώσσα Verilog μέσω του σχεδιασμού, περιγραφής και προσομοίωσης απλών κυκλωμάτων.

### Ζητούμενο 1: argmax

Η συνάρτηση argmax επιστρέφει τον δείκτη του μέγιστου στοιχείου ενός πίνακα σε έναν συγκεκριμένο άξονα. Για παράδειγμα:

argmax([12, 4, 5, -2, 11, 4])=0 και

argmax([ 4, 5, -2, 11, 4, 7])=3.


**Ζητούμενο 1.1** Να περιγράψετε σε Verilog ένα κύκλωμα που υλοποιεί την συνάρτηση argmax και δέχεται από μια παράλληλη είσοδο k προσημασμένους αριθμούς των n bit.

**Ζητούμενο 1.2** Υλοποιήστε ένα testbench που ελέγχει την ορθή λειτουργία του.

Σε περίπτωση ισοπαλίας να την σπάσετε όπως σας βολεύει έτσι ώστε να οδηγηθείτε σε απλούστερη υλοποίηση.

### Ζητούμενο 2: Shift Register


Ο καταχωρητής ολίσθησης (Σχήμα 1) είναι ένα κύκλωμα το οποίο δέχεται μια παράλληλη είσοδο din (Data in) η οποία φορτώνεται μέσω του σύγχρονου σήματος ενεργοποίησης παράλληλης φόρτωσης pl (Parallel Load). Η ενεργοποίηση της ολίσθησης γίνεται μέσω του σήματος en (Enable). Τα pl και en είναι ενεργά στο high. Επίσης, ο καταχωρητής έχει μια σειριακή είσοδο si (Serial Input), καθώς και μια σειριακή έξοδο so (Serial Output). Κατά την δεξιά ολίσθηση το περιεχόμενο του καταχωρητή ολισθαίνει κατά μια θέση προς το LSB (bit 0). Το LSB βγαίνει στην έξοδο so και η είσοδος si περνά στο MSB του καταχωρητή. Αυτό γίνεται σε κάθε θετικό παλμό του ρολογιού clk. Η ασύγχρονη είσοδος rstn (reset) μηδενίζει τα flip-flops του καταχωρητή ολίσθησης. Το rstn είναι ενεργό στο low.



**Ζητούμενο 2.1** Υλοποιήστε έναν n-bit shift register καθώς κι ένα testbench για τον έλεγχο της λειτουργίας του.

## Ζητούμενο 3: Accumulator

Δίνεται ένα κύκλωμα accumulator (Σχήμα 2) το οποίο έχει k καταχωρητές. Το κύκλωμα αυτό δέχεται από μια παράλληλη είσοδο din (Data in) k προσημασμένους αριθμούς σταθερής υποδιαστολής σε Qm.n format. Η είσοδος αυτή φορτώνεται μέσω του σύγχρονου σήματος παράλληλης φόρτωσης pl (Parallel Load) στους καταχωρητές (ένας αριθμός σε κάθε καταχωρητή). Το pl είναι ενεργό στο high. Ο accumulator υπολογίζει το άθροισμα των αριθμών που φορτώθηκαν στους καταχωρητές και το παρέχει στην έξοδο μέσω της πόρτας sum. Όταν το άθροισμα είναι έτοιμο, ένα σήμα εξόδου ready γίνεται 1. Σε κάθε άλλη περίπτωση το ready είναι 0. Μέχρι να ολοκληρωθεί ο υπολογισμός του αθροίσματος η είσοδος pl αγνοείται. Τα ready και sum παραμένουν σταθερά μέχρι να ξαναρχίσει νέος υπολογισμός. Το κυκλωμα έχει και μια ασύγχρονη είσοδο rstn (reset) ενεργή στο low. Για την υλοποίησή σας να χρησιμοποιήσετε έναν μόνο αθροιστή. Για το άθροισμα sum να επιλέξετε το μικρότερο δυνατό μέγεθος.



**Ζητούμενο 3.1** Υλοποιήστε το κύκλωμα του accumulator καθώς κι ένα testbench για τον έλεγχο της λειτουργίας του.

### Ζητούμενο 4: sequential argmax

**Ζητούμενο 4.1** Να υλοποιήσετε την argmax του ζητήματος 1 χρησιμοποιώντας μόνο έναν συγκριτή των n-bit. Να προσθέσετε ένα σήμα εξόδου ready που υποδηλώνει πότε η έξοδος είναι έτοιμη (ready=1). Επίσης, να προσθέσετε ένα σήμα εισόδου start. Όταν start=1 δηλώνει στο κύκλωμά σας να διαβάσει τις νέες εισόδους και να ξεκινήσει ο νέος υπολογισμός.

**Ζητούμενο 4.2** Υλοποιήστε ένα testbench που ελέγχει την ορθή λειτουργία του.