
Jméno: Matúš Fignár

Login: xfignam00

1. Architektúra navrhnutého obvodu (na úrovni RTL)

Schéma obvodu




Popis schémy:

Obvod je riadený automatom označeným FSM, ktorého stavy a funkcionalita je popísana v nasledujúcej časti. Ďalej obvod sa skladá z počítadla CNT_16, CNT_8, dekodéru a výstupného register. CNT_16 počíta počet prejdených taktov, spúšťa sa pokiaľ na jeho prívode je CNT_EN = '1' a resetuje ak CNT_EN = '0' alebo RST = '1'. Jeho výstup prechádza cez komparátor, ktorý skúma či prešlo už presne 16 taktov ("01111"). CNT_8, počíta počet prejdených bitov, je inkrementovaný za predopokladu, že výstup hradla AND, ktorého vstupy sú RCV_EN a výstup z komparátora pre CNT_16 je '1'. Výstup CNT_8 je selektorom pre dekodér vďaka ktorému sa vstupný signál DIN zapíše na vybraný register. Dekodér je otváraný hradlom AND, ktorého vstupy sú RCV_EN a výstup z komparátora pre CNT_16. 8 bitový výstup DOUT je hodnota zo všetkých registrov. DOUT_VLD je '1' práve vtedy, keď VLD_OT je nastavené na '1'.

2. Návrh automatu (Finite State Machine)

Schéma automatu



Legenda:

- Stavy automatu: IDLE, ZERO_BIT, DATA, STOP_BIT, VALID
- Vstupné signály: DIN, CNT, CNT2
- Moorove výstupy: RCV_EN, CNT_EN, VLD_OT

Popis automatu:

- IDLE počiatočný stav automatu, všetky výstupy sú nastavené na '0'
- START_BIT nastane po stave IDLE ak sa nastaví DIN = '0', pri tomto stave sa nastaví CNT EN = '1', ktorý spúšťa počítadlo 16 taktov
- DATA nastane po stave START_BIT, CNT = "01111", zanechá CNT_EN = '1' a nastaví RCV EN = '1'
- STOP_BIT nastane po stave DATA, ak CNT2 = "1000", nastaví CNT_EN = '0' a RCV_EN = '0'
- VALID nastane ak DIN = '1', nastaví VLD_OT = '1', trvá iba jeden takt hodín a následne obvod vracia do počiatočného stavu

3. Snímok obrazovky zo simulácií

