Modélisation Transactionnelle des Systèmes sur Puce avec SystemC Ensimag 3A — filière SLE Grenoble-INP

Notions Avancé en SystemC/TLM

Julie Dumas (transparents originaux : Jérôme Cornet, puis Matthieu Moy)

julie.dumas@univ-grenoble-alpes.fr

2017-2018





- Introduction : les systèmes sur puce
- Introduction : modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Communications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancées en SystemC/TLM
- TP3 (1/3) : Intégration du logiciel embarqué
- TP3 (2/3) : Intégration du logiciel embarqué
- TP3 (3/3): Intégration du logiciel embarqué
- 05/01: Intervenant extérieur : Laurent Maillet-Contoz (STMicroelectronics)
- Perspectives et conclusion



Sommaire

- Bug, or not Bug?
- Optimisations de Performances
- Questions de Sémantique
- Power and Temperature Estimation



Sommaire

- Bug, or not Bug?
- Optimisations de Performances
- Questions de Sémantique
- 4 Power and Temperature Estimation



What is a bug?

- Launch a SystemC/TLM simulation
- It produces incorrect result

Question



Good news or bad news?



A Few Kinds of Model/Simulator's Bugs

- Hardware bug:
 - Simulator design bug, corresponding to a real hardware bug
 - Simulator programming error, irrelevant in real hardware
- Software bug: software doesn't run properly on simulator
 - Because software is buggy?
 - Because simulator is not faithful?



A Few Kinds of Model/Simulator's Bugs

- Hardware bug:
 - Simulator design bug, corresponding to a real hardware bug
 - Simulator programming error, irrelevant in real hardware
- Software bug: software doesn't run properly on simulator
 - Because software is buggy?
 - Because simulator is not faithful?



Model only. Will be thrown away in final product


el/Simulator's Bugs

Hardware bug/

Simulator design bug, corresponding to a real hardware bug



Simulator programming error, irrelevant in real hardware



Becau software is buggy?

Because imulator is not faithful?

Actual Software. Will be embedded in final product



What Can we Expect from the Model?

Software runs on TLM ⇒ Software runs on real chip



What Can we Expect from the Model?

Software runs on TLM ⇒ Software runs on real chip



Software doesn't run on real chip

⇒ Software doesn't run on TLM



Another Kind of "Bug"

- Up to now:
 - Hardware Model doesn't work
 - Software doesn't run on hardware model
- What about:
 - Software does run on hardware model, but not on real chip



Another Kind of "Bug"

- Up to now:
 - Hardware Model doesn't work
 - Software doesn't run on hardware model
- What about:
 - Software does run on hardware model, but not on real chip

Hiding bugs \neq Fixing bugs



Sets of Behaviors, Faithfulness

- An ideal TLM model ...
 - Should exhibit all behaviors of the real system
 - May exhibit more behaviors than the real system
 - Should not exhibit "too many" unrealistic behaviors



TLM should exhibit all behaviors of the real system (1/2)

Software CPU1

```
compute_img(&buf);
img_computed = 1;
```

Software CPU2

```
while (img_computed != 1)
  continue;
read_img(&buf);
```

Question



Are all interleavings correct?



TLM should exhibit all behaviors of the real system (2/2)

(Incorrect) Software CPU1

```
img_computed = 1;
compute_img(&buf);
```

Software CPU2

```
while (img_computed != 1)
  continue;
read_img(&buf);
```

Question



Are all interleavings correct?



TLM should exhibit all behaviors of the real system (2/2)

(Incorrect) Software CPU1

```
img_computed = 1;
compute_img(&buf);
```

Software CPU2

```
while (img_computed != 1)
  continue;
read_img(&buf);
```

Question



Are all interleavings correct?

Question



Will we see the bug in a simulation?



TLM may exhibit more behaviors than the real system

Software CPU1

```
compute_img(&buf);
img_computed = 1;
```

Software CPU2

```
count=0;
while (img_computed != 1)
  count++;
assert(count == 3);
read_img(&buf);
```



TLM should not exhibit "too many" unrealistic behaviors

Software CPU1

```
dest = stg_fast();
```

Software CPU2

```
stg_very_slow();
do_stg_with(dest);
```

- No explicit synchronization between dest = ... and access to dest ...
- ... but do we want to see this bug?



Set of Behaviors and Non-Determinism

- TLM models should exhibit several behaviors
- Several possibilities ⇒ non-determinism
- Implementing non-determinism:
 - Formal verification approach: exhaustive exploration
 - Simulation approach: random



< 14 / 43 >

An Example of Non-Determinism: Loose Timing

```
// generates a pseudo-random float
// between 0.0 and 0.999...
float randfloat()
    return rand()/(float(RAND_MAX)+1);
// loose timing
void pv wait (x) {
    wait (x*(randfloat()+0.5));
```

Question



What does it do?



Sommaire

- Bug, or not Bug?
- Optimisations de Performances
- Questions de Sémantique
- 4 Power and Temperature Estimation



Sommaire de cette section

- Optimisations de Performances
- Transaction bloc
- Timing « approximé » et temporal decoupling
- Parallélisation de SystemC



Transaction bloc

Avant

```
for (ensitlm::addr_t ad = ad0;
     ad < ad0+size; ad++) {
   write(socket, ad,
          data[ad]);
```

Après

```
// 1 echange atomique
block_write(socket, ad, data, size);
```

- Grosse granularité
- Beaucoup plus rapide en simulation



Avant

```
for (ensitlm::addr_t ad = ad0;
     ad < ad0+size; ad++) {
   write(socket, ad,
          data[ad]);
```

Après

```
// 1 echange atomique
block write (socket, ad, data, size);
```

- Grosse granularité
- Beaucoup plus rapide en simulation

Question



Perd-t-on en fidélité?



Sommaire de cette section

- 2
- Optimisations de Performances
- Transaction bloc
- Timing « approximé » et temporal decoupling
- Parallélisation de SystemC



- Constat : les changements de contexte des threads sont lents 1
- Conséquence 1 : wait coûte cher!
- Conséquence 2 : on évite de mettre des wait.



^{1.} Malgré l'utilisation des quick threads ou des pthreads

Problème :

- ▶ En PVT, granularité de temps fine.
- ightharpoonup \Rightarrow 1 wait pour chaque avancement du temps.
- \Rightarrow simulation lente.



Problème :

- En PVT, granularité de temps fine.
- ightharpoonup \Rightarrow 1 wait pour chaque avancement du temps.
- ▶ ⇒ simulation lente.

Solution proposée en TLM 2:

- Chaque processus peut être « en avance » sur le temps global.
- (L'avance correspond à l'argument sc_time des méthodes transport de TLM-2, ignoré dans ENSITLM)
- Quand faire les wait () (i.e. laisser le reste de la plate-forme rattraper notre avance)?
 - * Quantum Keeping: Si on est plus « en avance » que le quantum (constante de temps choisie par l'utilisateur)
 - ★ Synchronisation explicite: Avant (ou après?) les points de synchronisation



Exemple

```
sc_time t = SC_ZERO_TIME; // local advance over SystemC time
local_computation(); // Instantaneous wrt SystemC
t += sc_time(12, SC_NS); // don't wait() now
other_computation();
t += sc_time(3, SC_NS);
socket.write(addr, data, t); // may update t
wait(t); t = SC_ZERO_TIME; // Catch-up with SystemC time
send_interrupt();
```



Exemple

```
sc_time t = SC_ZERO_TIME; // local advance over SystemC time
local_computation(); // Instantaneous wrt SystemC
t += sc_time(12, SC_NS); // don't wait() now
other_computation();
t += sc_time(3, SC_NS);
socket.write(addr, data, t); // may update t
wait(t); t = SC_ZERO_TIME; // Catch-up with SystemC time
send_interrupt();
```

Question



Quels sont les problèmes?



Sommaire de cette section

- Optimisations de Performances
 - Transaction bloc
 - Timing « approximé » et temporal decoupling
 - Parallélisation de SystemC



Paradoxe:

- Les systèmes sur puces sont parallèles
- SystemC a une notion de processus
- SystemC n'exploite qu'un processeur!



- Paradoxe:
 - Les systèmes sur puces sont parallèles
 - SystemC a une notion de processus
 - SystemC n'exploite qu'un processeur!
- Solution (très) naive:
 - ▶ 1 SC_THREAD → 1 pthread
 - On lance tout en parallèle.
 - ▶ ⇒ beaucoup de pthreads, ne passe pas à l'échelle.



- Paradoxe:
 - Les systèmes sur puces sont parallèles
 - SystemC a une notion de processus
 - SystemC n'exploite qu'un processeur!
- Solution (très) naive:
 - 1 SC_THREAD → 1 pthread
 - On lance tout en parallèle.
 - ▶ ⇒ beaucoup de pthreads, ne passe pas à l'échelle.
- Solution moins naive:
 - N processeurs → ≈ N pthreads.
 - ▶ Gestion du mapping « processus SystemC » ↔ pthread dans le kernel SystemC.



- Paradoxe:
 - Les systèmes sur puces sont parallèles
 - SystemC a une notion de processus
 - SystemC n'exploite qu'un processeur!
- Solution (très) naive:
 - ▶ 1 SC THREAD → 1 pthread
 - On lance tout en parallèle.
 - ▶ ⇒ beaucoup de pthreads, ne passe pas à l'échelle.
- Solution moins naive:
 - ▶ *N* processeurs $\rightarrow \approx N$ pthreads.
 - ▶ Gestion du mapping « processus SystemC » ↔ pthread dans le kernel SystemC.

Question



Où est le problème?



- Si on veut faire les choses proprement:
 - Analyse statique des dépendances de données
 - Prise en compte à l'exécution
 - (e.g. DRT de Yussef Bouzouzou, 2007—2 ans de travail)
 - → on sort du principe « SystemC, c'est facile à compiler, g++ le fait très bien ».
- Problème restant:
 - Parallélisation « à l'intérieur du δ -cycle », mais exécuter en parallèle des processus censés s'exécuter à différents instants de simu = difficile.
- Solutions envisageables:
 - Profiter du découplage temporel pour paralléliser
 - Tâches avec durée (cf. jTLM, et maintenant sc_during)



Parallélisation de SystemC : conclusion

- C'est dur.
 PDES (Parallel Discrete Event Simulation)
 théorie établie entre 1979 (Chandy-Misra, Lamport) et 1990 (Fujimoto)
 implantations peu efficaces pour nos problèmes
- La plupart des gens qui le font ne se soucient pas de préservation de la sémantique
- Solution en pratique : lancer N simulations sur < N machines!
- Il faut peut-être un autre langage?



- On the internal content of the conte
- Code interne aux composants = C++
 ⇒ g++ -03 et le tour est joué (ou pas)
- Context-switch = cher :
 - Scheduling
 - Sauvegarde/restauration de tous les registres
 - ► Changement du pointeur de pile ⇒ cache-miss
 - ► Changement du compteur programme ⇒ vidage de pipeline
 - sans compter les flushs de TLB, etc, suivant la manière dont les threads sont implantés
- Transactions = cher:
 - ► Plusieurs appels de méthodes virtuelles (⇒ non inline-ables)
 - ► Décodage d'adresse pour router la transaction (en *O*(nb slave))
 - → Là où la vraie plateforme fait un load/store, le code TLM exécute du code difficile à optimiser.



Accélération des simulations SystemC Minimiser le coût du au context-switch

- Utilisation de SC_METHOD à la place des SC_THREAD (pas toujours possible)
- Minimisation du nombre de wait à exécuter
- Scheduling statique (http://www.cprover.org/scoot/: plus de travail à la compilation, simulation 2 à 6 fois plus rapide sur des exemples)



Accélération des simulations SystemC Minimiser le coût du aux transactions

 DMI = Direct Memory Interface: on récupère un pointeur sur la zone mémoire intéressante, et on fait des accès sans passer par le bus.



 DMI = Direct Memory Interface: on récupère un pointeur sur la zone mémoire intéressante, et on fait des accès sans passer par le bus.

Question



Quel est le problème?



 DMI = Direct Memory Interface: on récupère un pointeur sur la zone mémoire intéressante, et on fait des accès sans passer par le bus.

Question



Quel est le problème?

 Techniques de compilation spécifiques : lancer une passe d'optimisations après l'élaboration (prototype basé sur LLVM développé au LIAMA et à Verimag)



Sommaire

- Optimisations de Performances
- Questions de Sémantique
- Power and Temperature Estimation



Sommaire de cette section

- Questions de Sémantique
 - Comparaison TLM/RTL
 - Verification Formelle





Quel est le problème?



Sommaire de cette section

- Questions de Sémantique
 - Comparaison TLM/RTL
 - Verification Formelle



Vérification Formelle de SystemC

- Plusieurs approches :
 - Compilation de SystemC vers des langages sources des outils de preuve
 - ★ Front-end SystemC dédié
 - ★ Modélisation formelle de toutes les constructions SystemC
 - Exploration exhaustive de l'espace d'états à l'exécution
 - ★ stateless: on explore tous les ordonnancements de taille < N</p>
 - ★ statefull: on ajoute la possibilité de mémoriser et de comparer des états (⇒ construction de l'espace d'états entier)
 - ► En général, problème de passage à l'échelle (scalability) produits d'automates ⇒ explosion de l'espace d'états (state explosion)



Sommaire

- Bug, or not Bug?
- Optimisations de Performances
- Questions de Sémantique
- 4 Power and Temperature Estimation



Power and Temperature Estimation

Question



How?




Power estimation in TLM: Power-state Model



```
// SystemC thread
void compute() {
   while (true) {
    f();
    wait(10, SC_MS);
    wait(irq);
   }
}
```



Power estimation in TLM: Power-state Model




```
// SystemC thread
void compute() {
    while (true) {
        set_state("run");
        f();
        wait(10, SC_MS);
        set_state("idle");
        wait(irq);
    }
}
```

- Consumption depends on:
 - Activity state (switching activity inside component)
 - Electrical state (voltage, frequency)
 - Traffic (stimulation by other components)




Des états à la consommation






De la consommation à la température






Puissance consommée, température, et dissipation de chaleur






Puissance consommée, température, et dissipation de chaleur



→ système d'équation différentielles, résolus par des solveurs dédiés




SystemC and Temperature Solver Cosimulation



Functionality can depend on non-functional data (e.g. validate power-management policy)





















< 43 / 43 >

