

CLASE 0 INTRODUCCION A MICROCONTROLADORES ARM






INTRODUCCION A LA ARQUITECTURA ARM





AMR Holding

• (Anvanced RISC Machine)



- Desarrolla la arquitectura y da licencia a otras empresas, para que diseñen sus propios productos que implementan una de esas arquitecturas (SoC) y (SoM).
- Diseña núcleos que implementan conjunto de instrucciones y otorga licencias de estos diseños a varias empresas. Que incorporan esos diseños centrales en sus propios productos.










DIFERENCIA ENTRE PROCESADOR ARM Y ARQUITECTURA ARM

ARQUITECTURA ARM

- ✓ Describe los detalles de instrucciones, modelo de programación, interrupciones, mapa de memoria.
- ✓ Esta documentada en el manual de referencia de la arquitectura.


PROCESADOR ARM


- ✓ Desarrollado en base a una de las arquitecturas ARM.
- ✓ Contiene detalles de implementación real, como diagramas de tiempos, mapa concreto de memoria. Su documentación principal es la hoja de características (processor's Technical Reference Manual).











Register set

- Cuántos registros hay.
- El tamaño de los registros.
- La función de los registros.
- Su estado inicial.

Exception model

- Los diferentes niveles de privilegio.
- Los tipos de excepciones.
- Qué sucede al aceptar o regresar de una excepción.

Memory model

- Cómo se ordenan los accesos a la memoria.
- Cómo se comportan las cachés, cuándo y cómo el software debe realizar un mantenimiento explícito.


Debug, trace, and profiling

- and Cómo se establecen y activan los puntos de interrupción.
 - Qué información se puede capturar con las herramientas de rastreo y en qué formato.






LA FAMILIA DE PROCESADORES ARM











CARACTERISTICAS DE LA ARQUITECTURA ARM



- Arquitectura Hardvard vs Von Neuman.
- Diferentes buses para instrucciones y datos.
 - ICode bus → Fetch op codes from ROM
 - System bus \rightarrow Data from RAM and I/O
 - Dcode bus → Debugging
 - PPB bus → Private peripherals










CISC	RISC
Many instructions	Few instructions
Instructions have varying lengths	Instructions have fixed lengths
Instructions execute in varying times	Instructions execute in 1 or 2 bus cycles
Many instructions can access memory	 Few instructions can access memory Load from memory to a register Store from register to memory
In one instruction, the processor can bothRead memory andWrite memory	No one instruction can both read and write memory in the same instruction
Fewer and more specialized registers Some registers contain dataOthers contain addresses	Many identical general purpose registers
Many different types of addressing modes	Limited number of addressing modes Register, PC - relative Immediate


Indexed







BUS AMBA (Advanced Microcontroller Bus Architecture)




Advanced High-performance Bus (AHB)

- conectar componentes que necesitan mayor ancho de banda en un bus compartido.
- alto rendimiento.
- operación canalizada.
- Transferencia en ráfaga.
- Comunicación maestro esclavo

Advanced Peripheral Bus (APB)

- que se utiliza para conectar de periféricos de ancho de banda bajo.
 - Low power
 - Interfaz simple
 - Apta para muchos periféricos


Los dos puentes AHB / APB, proporcionan conexiones sincrónicas completas entre el AHB y los dos buses APB, lo que permite una selección flexible de la frecuencia periférica.






BUS MATRIX

MICRO-CONTRO-LADORES ARM



La matriz de bus proporciona acceso de un maestro a un esclavo, lo que permite el acceso concurrente y operación eficiente incluso cuando varios periféricos de alta velocidad funcionan simultáneamente

- ICode bus → Fetch op codes from ROM
- System bus → Data from RAM and I/O
- Dcode bus → Debugging
- PPB bus → Private peripherals







Cortex-M7

CONJUNTO DE INSTRUCCIONES DE LOS PROCESADORES CORTEX-M

Todos los procesadores Cortex-M admiten un conjunto de instrucciones llamado Thumb. Sin embargo, diferentes procesadores Cortex-M admiten diferentes subconjuntos de las instrucciones disponibles en Thumb ISA





MIC CON LADC AR Floating Point

DSP (SIMD, fast MAC)


Advanced data processing bit field manipulations


General data processing I/O control tasks

ACIÓN .ÓGICO

Three-state pipeline: Fetch, Decode, Execution

- La canalización (Pepelining) permite que los recursos de hardware se utilicen por completo.
- Se puede obtener una instrucción de 32 bits o dos instrucciones de 16 bits.











SOPORTE DE INSTRUCCIONES EN CORTEX-M4


El procesador CORTEX-M4 soporta todas las instrucciones CORTEX-M3 y, además admite varias instrucciones destinadas a aplicaciones **DSP** como **SIMD**, instrucciones aritméticas de saturación, una amplia gama de instrucciones **MAC** que se pueden ejecutar en ciclos únicos y una unidad flotante opcional que admite operaciones de punto flotante de precisión simple.






Programmer's model

Los registros R0 a R15, PSR, CONTROL y PRIMASK están disponibles para todos los procesadores Cortex-M. Dos registros especiales **FAULTMASK** y **BASEPRI**- están disponibles solo en Cortex-M3, Cortex-M4, Cortex-M7 y Cortex-M33, y el banco de registros de coma flotante y **FPSCR** está disponible en Cortex -M4 / M7 / M33 dentro de la unidad de coma flotante opcional.






CENTRO DE CAPACITACIÓN




CONTROL REGISTER



		04.4	_	_		_		
		31:4	3	2	7	0		
ARMv6-M	CONTROL				SPSEL	nPRIV		
Cortex-M3	CONTROL				SPSEL	nPRIV		
Cortex-M4/M7	CONTROL			FPCA	SPSEL	nPRIV		
Cortex-M23	CONTROL				SPSEL	nPRIV		
Cortex-M33	CONTROL		SFPA	FPCA	SPSEL	nPRIV		
Indicates floating point context is Secure (for TrustZone security extension) Indicates floating point context is active								
Stack pointer selection for Thread mode								
Thread mode unprivileged ———————————————————————————————————								



PROCESADOR CORTEX - M PROGRAM STATUS REGISTER



Exception Number


	31	30	29	28	27	26:25	24	23:20	19:16	15:10	9	8	7	6	5	4:0
ARMv6-M (Cortex-M0/M0+)	N	Z	С	٧			Т									—
ARMv7-M (Cortex-M3)	N	Z	С	٧	Q	ICI/IT	Т			ICI/IT		Exception Number				
ARMv7E-M (Cortex-M4/M7)	N	Z	С	٧	Q	ICI/IT	Т		GE[3:0]	ICI/IT		Exception Number				
ARMv8-M Baseline (Cortex-M23)	N	Z	С	٧			Т					Exception Number				
ARMv8-M Mainline (Cortex-M33)	N	Z	С	٧	Q	ICI/IT	Т		GE[3:0]	ICI/IT		Exception Number				






Exception model and NVIC

Todos los procesadores Cortex-M incluyen Controlador de interrupción vectorial anidado (NVIC) y comparten el mismo modelo de excepción.



- Reset
- Non-maskable Interrupts
- Faults
- PendSV
- SVCall
- External Interrupt
- SysTick Interrupt





Exception model and NVIC

Exception ARMv6-M Type (Cortex-M0/M0+/M1)


0

ARMv7-M (Cortex-M3/M4/M7)

ARMv8-M Mainline ARMv8-M Baseline (Cortex-M23)

Vector Table (Cortex-M33)

Vector address offset (initial)



Interrupt#479 vector 1	0x000007BC
-	
Interrupt#239 vector 1	0x000003FC
Interrupt#31 vector 1	0x000000BC
Interrupt#1 vector 1	0x00000044
Interrupt#0 vector 1	0x00000040
SysTick vector 1	0x0000003C
PendSV vector 1	0x00000038
Not used	0x00000034
Debug Monitor vector 1	0x00000030
SVC vector 1	0x0000002C
Not used	0x00000028
Not used	0x00000024
Not used	0x00000020
SecureFault (ARMv8-M Mainline)	0x0000001C
Usage Fault vector 1	0x00000018
Bus Fault vector 1	0x00000014
MemManage vector 1	0x00000010
HardFault vector 1	0x0000000C
NMI vector 1	0x00000008
Reset vector 1	0x00000004
MSP initial value	0x00000000
	I



CENTRO DE CAPACITACIÓN

Memory MODEL

Reserved for other purposes

Private peripherals e.g. NVIC, SCS


Mainly used for external peripherals e.g. SD card

Mainly used for external memories e.g. external DDR, FLASH, LCD

Mainly used for on-chip peripherals e.g. AHB, APB peripherals

Mainly used for data memory e.g. on-chip SRAM, SDRAM

Mainly used for program code e.g. on-chip FLASH



0x00000000

ROM table

External PPB

Embedded trace macrocell

Trace port interface unit

Reserved

System Control Space, including

Nested Vectored Interrupt Controller (NVIC)

Reserved

Fetch patch and breakpoint unit

Data watchpoint and trace unit

Internal PPB

External

PPB







Memory MODEL: Bit Band

Los procesadores Cortex-M3 y Cortex-M4 tienen una característica opcional llamada banda de bits que permite que dos rangos de direcciones de 1 MB (uno en SRAM, desde 0x2000000, el otro en Peripheral, desde 0x4000000) sean direccionables mediante bits a través de direcciones de alias de banda de bits.

• Bit-Banding es un método para realizar modificaciones atómicas bit a bit en la memoria.










Memory MODEL: Bit Band



• Una fórmula de mapeo muestra cómo hacer referencia a cada palabra en la región alias a un bit correspondiente, o bit de destino, en la región BITBAND. La fórmula de mapeo es:

 $bit_word_offset = (byte_offset x 32) + (bit_number \times 4)$

 $bit_word_addr = bit_band_base + bit_word_offset$

Donde:

- ✓ bit word offset, es la posición del bit de destino en la región de memoria bit-band.
- ✓ bit_word_addr, es la dirección de la palabra en la región de memoria de alias que se asigna al bit de destino.
- √ bit band base, es la dirección inicial de la región de alias
- ✓ byte_offset es el numero del byte en la región bit-band que contiene el bit objetivo.
- ✓ bit number es el bit posición, 0 a 7, de el bit objetivo.







REFERENCIAS


Practical Microcontroller Engineering with ARM® Technology


Ying Bai
















UVAKER CENTRO DE CAPACITACIÓN DE DESARROLLO TECNOLÓGICO