Architektura komputerów - ULTIMATE

SonMati Doxus

16 grudnia 2014

Pytania i odpowiedzi

1 Moc obliczeniowa komputerów wektorowych: /Forczu

- Zależy od liczby stopni potoku.
 - Moc obliczeniowa nie jest zależna od liczby stopni potoku. Ta jedynie wpływa na ilosć rozkazów jakie mogą być wykonane w chwili czasu w jednostce potokowej.
- Jest odwrotnie proporcjonalna do długości taktu zegarowego

Tak, obliczamy ją wzorem $Przep = \lim_{n \to \infty} \frac{n}{t_{start} + (n-1) \times \tau} = \frac{1}{\tau}$

- Jest wprost proporcjonalna do długości taktu zegarowego Nie, patrz wyżej.
- Zależy odwrotnie proporcjonalnie od liczby jednostek potokowych połączonych łańcuchowo. Nie, idea operacji wektorowej na komputerze wektorowym zakłada jedną jednostkę potokową. Ich zwiększenie nie powinno wpłynąć bezposrednio na moc.
- Zmierza asymptotycznie do wartości maksymalnej wraz ze wzrostem długości wektora Tak, istnieje pewna wartość maksymalna do której moc dąży logarytmicznie wraz ze wzrostem długości wektora.
- Nie zależy od długości wektora Bzdura, patrz wyżej.
- Zależy liniowo od długości wektora Bzdura, patrz wyżej.

2 Czy poniższa lista jest rosnąco uporządkowana według skalowalności: /Nie dotyczy

- Systemy ściśle połączone, systemy ze wspólną pamięcią, systemy SMP
- Systemy ze wspólna magistralą, systemy wielomagistralowe, systemy z przełącznicą krzyżową
- Systemy SMP, systemy z pamięcią wieloportową, systemy z przełącznicą krzyżową
- NUMA, MPP, SMP
- Systemy z pamięcią wspólną, systemy o niejednorodnym dostępie do pamięci, z pamięcią rozproszoną
- Systemy SMP, NUMA, klastry, UMA
- Systemy symetryczne, o niejednorodnym dostępie do pamięci, systemy z przesyłem komunikatów

3 Komputery macierzowe /Forczu

- Mają w liście rozkazów m.in. rozkazy operujące na wektorach danych
 - Tak, te komputery są rozwinięciem komputerów wektorowych i muszą mieć rozkazy wektorowe. Komputery macierzowe posiadają po n jednostek przetwarzających, które potrafią razem obliczyć n składowych wektora.
- Mają macierzowe potokowe układy arytmetyczne
 Nie, posiadają natomiast jednostki przetwarzające. Z kolei potokową jednostkę arytmetyczną posiadają komputery wektorowe.

- Mają w typowych rozwiązaniach zestaw pełnych procesów połączonych siecią połączeń Nie, w typowym rozwiązaniu jest jeden pełny procesor z wieloma jednostkami potokowymi, które są połączone siecią łączącą (statyczną lyb dynamiczną). Sieć połączeń pełnych procków posiadają superkomputery z top500 (Nie jestem pewien tej odpowiedzi).
- Wykonują synchroniczną operację wektorową w sieci elementów przetwarzających
 Tak własnie działają.

4 Przetwarzanie potokowe /Forczu

- Nie jest realizowane dla operacji zmiennoprzecinkowych Nie ma takiego ograniczenia. Przetwarzanie potokowe dotyczy optymalizacji czasu wykonywania rozkazów podziału realizacji rozkazu na fazy. Owszem, dla argumentów zmiennoprzecinkowym mogą wystąpić problemy związane z czasem obliczeń (uniemożliwienie wykonania rozkazu w jednym takcie), co oże zablokować napełnianie potoku, jednak nie uniemożliwia to zastosowania potoku. /Forczu
- Nie jest realizowane w procesorach CISC Przetwarzanie potokowe znalazło zastosowanie głównie w architekturze RISC, jednak CISC też z niej korzysta. Przykłady: VAX 11/780 (CISC), Ultra SPARC III (RISC).
- Daje przyspieszenie nie większe od liczby segmentów (stopni) jednostki potokowej Tak, przyspieszenie jest stosunkiem czasu wykonywania n rozkazów dla procesora niepotokowego oraz czasu dla procesora potokowego. W idealnym przypadku, gdy każdy stopień dzieli okres rozkazu po równo, a liczba rozkazów dąży do nieskończoności, stosunek ten jest równy P ilości stopni.
- W przypadku wystąpienia zależności między danymi wywołuje błąd i przerwanie wewnętrzne. Hm, dobre pytanie. Tak, zależności danych mogą wystapić (zjawisko hazardu) i rozdupić program, ale po to własnie istnieją mechanizmy by temu zapobiegać. Każda szanująca się architektura to potrafi: albo sprzętowo, albo na etapie kompilacji, która modyfikuje i optymalizuje program. A jeżeli po modyfikacji pewien rozkaz nie wykona się w jednym takcie, napełnianie potoku jest przerywane (ale błędu chyba nie wywala), patrz wyżej.
- Jest realizowane tylko dla operacji zmiennoprzecinkowych Pfff, no chyba nie XD Jest realizowane dla każdego rodzaju rozkazu.

5 W procesorach superskalarnych /Forczu

• Liczba rozkazów, które procesor może wykonać w 1 takcie zależy od liczby jednostek potokowych w procesorze

Procesory superskalarne posiadają wiele jednostek potokowych, które są konieczne by móc wykonywać wiele rozkazów w jednym takcie. Od ich liczby zależy owa liczba rozkazów.

- Liczba rozkazów, które procesor może wykonać w jednym takcie, zależy od liczby stopni potoku. Nie, liczba stopni potoku mówi, na ile częsci dzieli się dany rozkaz w tej jednostce potokowej. One umożliwiają wykonanie wielu rozkazów w jednej jednostce czasu, jednak nie przekłada się to bezposrednio na liczbę rozkazów, ze względu na zawikłania czasowe, oraz nie jest to idea procesora superskalarnego.
- Liczba rozkazów pobieranych z pamięci, w każdym takcie musi przekraczać liczbę jednostek potokowych
 - Liczba pobranych rozkazów powinna być co najmniej równa ilosci jednostek potokowych.
- Liczba rozkazów, które procesor może wykonać w taktach zależy od liczby jednostek potokowych w procesorze

Tak, patrz pierwsza odpowiedź.

6 Systemy SMP /Nie dotyczy

- Wykorzystują protokół MESI do sterowania dostępem do wspólnej magistrali
- Posiadają skalowalne procesory
- Posiadają pamięć fizycznie rozproszoną, ale logicznie wspólną

7 Komputery wektorowe /Forczu

- Posiadają jednostki potokowe o budowie wektorowej
 Nie, posiadają potokowe jednostki arytmetyczne, które nie są wektorowe.
- Posiadają w liście rozkazów m.in. rozkazy operujące na wektorach danych
 Jak najbardziej, nie mogłyby się bez tego obejsć.
- Wykorzystują od kilku do kilkunastu potokowych jednostek arytmetycznych

 Tak, tych jednostek może być wiele, można to zauważyć na przykładzie komputera Cray-1 (wykład 7-8, slajd
 31)
- Posiadają listę rozkazów operujących wyłącznie na wektorach Zdecydowanie nie. Owszem, te komputery posiadają rejestry wektorowe i wektorowe jednostki zmiennoprzecinkowe, ale nie jest to wszystko. Mają również normalne rejestry, adresację, jednostki skalarne i możliwosć wykonywania na nich operacji.

8 Procesory wektorowe /Forczu

• Mogą być stosowane w systemach wieloprocesorowych

Domyslnie procesory wektorowe mogą pracowac pojedynczo, ale mogą być częscia takiego systemu. Poza tym nie znalazłem nic, co by temu przeczyło. Jest też np. CUDA - architektura wielordzeniowych procesorów graficznych. Sama architektura SIMD działa na wielu procesorach.

- Mają listę rozkazów operującą jedynie na wektorach
 Nie, posidają też m.in. potokowe jednostki arytrmetyczne oraz jednostki skalarane, do operowania na zwy klych liczbach.
- Mają moc kilka razy większą od procesorów skalarnych

Tak, przyspieszenie jest ilorazem czasu wykonywania na procesorze niewektorowym do czasu wykonywania na procesorze wektorowym. Np. dla rozkazu dodawania n wektorów przyspieszenie wyliczane jest wg wzoru $a=\frac{157n}{t_{start}+(n-1)\tau}$, gdzie przy n dążącym do nieskończoności a jest równe 15.

9 Systemy MPP są zbudowane z węzłów którymi mogą być /Nie dotyczy

- Systemy SMP
- Klastry
- Konstelacje
- Systemy NUMA
- Procesory

10 W architekturze NUMA /Nie dotyczy

- Dane są wymieniane między węzłami w postaci linii pamięci podręcznej (PaP)
- Spójność PaP węzłów jest utrzymywana za pomocą protokołu MESI
- Czas dostępu do pamięci lokalnej w węźle jest podobny do czasu dostępu do pamięci nielokalnej
- Czas zapisu danych do pamięci nielokalnej może być znacznie dłuższy od czasu odczytu z tej pamięci
- Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
- Procesy komunikują się poprzez przesył komunikatów
- Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie

11 Mechanizmy potokowe stosowane są w celu /Forczu

Uszeregowania ciągu wykonywanych rozkazów
 Nie, zupełnie nie o to chodzi. Ciąg może zostać uszeregowany przez kompilator w celu optymalizacji. Jednak celem tego mechanizmu jest zrównoleglenie wykonywania rozkazów -ż zmiana kolejnosci ich realizacji nie jest założeniem.

• Uzyskania równoległej realizacji rozkazów

No tyć. Potoki umożliwiają realizację wielu rozkazów jednoczesnie dzieląc jednostkę centralną na wg stopni, jak np. pobranie rozkazu i wykonania rozkazu. Dzięki temu dwa rozkazy mogą wykonywać się jednoczesnie, oba w innych fazach.

• Przyspieszenia realizacji rozkazów

Tak, to główny cel. Umożliwienie wykonania rozkazów umożliwia przyspieszenie, które oblicza się jako stosunek czasu wykonywania rozkazów w procesorze niepotokowym do czasu realizacji w procesorze potokowym. W idealnym przypadku jest ono równe P - ilości podziałów / stopni / faz / zwał jak zwał.

12 Protokół MESI /Nie dotyczy

- Jest wykorzystywany do sterowania dostępem do magistrali w systemie SMP
- Zapewnia spójność pamięci cache w systemie SMP
- Służy do wymiany komunikatów w systemie MPP
- Chroni przed hazardem w proc superskalarnych

13 Mechanizm skoków opóźnionych /Forczu

Polega na opóźnianiu wykonywania skoku do czasu wykonania rozkazu następnego za skokiem

Tak, caly ten mechanizm sprowadza się do opóźnienia efektu skoku o jeden rozkaz. Zapewnia to, że rozkaz następny po skoku zawsze będzie wykonywany w całosci.

- Wymaga wstrzymania potoku na jeden takt.
 - Nie, mechanizm potoków nie musi być wstrzymywany. Mechanizm ten zmienia postać programu w trakcie kompilacji, ale na samą realizację potoku nie ma wpływu (afaik, not sure).
- Powoduje błąd na końcu pętli
 - Pfff, jak programista ssie palę to tak, jednak w założeniu tak się nie dzieje.
- Wymaga umieszczenia rozkazu NOP za rozkazem skoku lub reorganizacje programu. Tak, mechanizm sprowadza się do tego, i tylko do tego, patrz pierwsza odpowiedź.

14 Charakterystyczne cechy architektury MPP /Nie dotyczy

- Spójność pamięci podręcznej wszystkich węzłów
- Fizycznie rozproszona PaO
- Fizycznie rozproszona PaO, ale logicznie wspólna
- Przesył komunikatów między procesorami
- Niska skalowalność
- Jednorodny dostęp do pamięci wszystkich węzłów

15 Jak można ominąć hazard danych /Forczu

• Poprzez rozgałęzienia

Nie, rozgalęzienie to po prostu instrukcje typu IF, które tworzą takie rozgalęzienia. Mechanizm przewidywania rozgalęzień jest stosowany do usuwania hazardu sterowania związanego ze skokami i rozgalęzieniami.

• Poprzez uproszczenie adresowania - adresowanie bezpośrednie.

Bullshit. Nie wiem w czym miało by pomóc uproszczenia adresowania, poza pójsciem w stronę RISCu, ale na hazard to nie pomoże. Tym można tylko skrócić czas odwołania sie do danych.

• Przez zamianę rozkazów

Tak, i na tym polega mechanizm skoków opóźnionych, które mogą program zmodyfikować (dodać rozkaz NOP) albo zoptymalizować, własnie zamieniają rozkazy kolejnoscią.

16 Cechy architektury CISC /Forczu

• Czy może być wykonana w VLIW

Nie, architektura VLIW dotyczy mikroprocesorów i miała na celu jak największe zmniejszenie jednostki centralnej i jej rozkazów (RISC).

• Czy występuje model wymiany danych typu pamięć - pamięć

Tak, posiada róznież niewielką ilosc rejestrow.

• Jest mała liczba rozkazów

Nie, w tej architekturze jest PEŁNA (complex) lista rozkazów. Niektóre z zaawansowanych pleceń nawet nie były wykorzystywane, i bum! tak powstał RISC.

17 Cechy architektury RISC /Forczu

• Czy występuje model wymiany danych typu rej-rej

 $Tak,\ a\ komunikacja\ z\ pamięcią\ operacyjną\ odbywa\ się\ wyłącznie\ za\ pomocą\ rozkazów\ LOAD\ i\ STORE$

• Jest mała liczba trybów adresowania

Tak, raptem 4 w procesorze RISC I podczas gdy CISCi mogą mieć ich kilkanascie, w tym takie bardzo złożone.

• Jest wykonywanych kilka rozkazów w jednym takcie

Tu jest haczyk - pierwszy procesor RISC I (1980) stawiał sobie za cel wykonanie jednego rozkazu w jednym takcie i dokładnie tak brzmiało jego założenie projektowe. Jednak jego fizyczna realizacja (1982) posiadała dwustopniowy potok. To raz.

Z drugiej strony wyłącznie 2+ potoków zapewnia równoległosć. Jeden potok zapewnia tylko, że w każdym takcie procesora cos z niego wyjdzie, a nie że wykona się jednoczesnie.

• Jest wykonywanych kilka rozkazów w jednym takcie (w danej chwili czasu)

Chodzi o przetwarzanie potokowe. Patrz wyżej + w wykładach jako cecha tej architektury jest napisane "Intensywne wykorzystanie przetwarzania potokowego", co odnosi się do faktu, że obecnie nie ma procesora typu RISC, który go nie ma. Wg mnie prawda.

- Jest wykonywanych kilka instrukcji procesora w jednym rozkazie asemblerowym Nic mi na ten temat nie wiadomo. Brzmi jednak zbyt hardo i odlegle od tematu zmniejszania ilosci rozkazów.
- Układ sterowania w postaci logiki szytej *Tak.*

18 Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w /Forczu

- GFLOPS
- Liczbie instrukcji wykonywanych na sekundę
- Liczbie operacji zmiennoprzecinkowych na sekundę
- Mb/sek

To jest do zapamiętania na prostu - takie są standardy.

19 Podstawą klasyfikacji Flynna jest /Forczu

- Liczba jednostek przetwarzających i sterujących w systemach komputerowych
- Protokół dostępu do pamięci operacyjnej
- Liczba strumieni rozkazów i danych w systemach komputerowych
- Liczba modułów pamięci operacyjnej w systemach komputerowych

To po prostu należy zapamiętać. Kryterium klasyfikacji Flynna jest liczba strumieni rozkazów oraz liczba strumieni danych w systemie komputerowym. NIC WIĘCEJ, NIC MNIEJ. Albo inaczej: Liczba_strumieni × (rozkazow + danych)

20 Rozkazy wektorowe mogą być realizowane przy wykorzystaniu /Forczu

• Macierzy elementów przetwarzających

Tak, komputery macierzowe operują na rozkazach wektorowych.

Zestawu procesorów superskalarnych

Procesory superskalarne w założeniu nie posiadają rozkazów wektorowych.

• Technologii MMX

Tak, jest to pochodna technologia modelu SIMD, wykonuje operacje na krótkich wektorach (64-bit)

• Sieci połączeń typu krata

Jest to sieć połączeń, która łączy jednostki przetwarzające w komputerze macierzowym. Raczej na wektorach na część komputera nie działa.

ullet Potokowych jednostek arytmetycznych

Tak, takie znajdują się w komputerach wektorowych.

21 Architektura superskalarna /Forczu

- Dotyczy systemów SMP Zdecydowanie nie tylko. Architektura superskalarna wymaga mechanizmu potokowego, czyli dotyczy głównie architektury RISC.
- Wymaga zastosowania protokołu MESI
 Nie, architektura superskalarna wymaga jedynie zastosowania co najmniej dwóch jednostek potokowych.
- Umożliwia równoległe wykonywanie kilku rozkazów w jednym procesorze Tak, i taki jest cel jej istnienia. Umożliwia to mechanizm potokowy.
- Wywodzi się z architektury VLIW
 Wręcz odwrotnie, to VLIW wykorzystuje architekturę superskalarną na której opiera swój podział rozkazów
 na paczki.

22 Klastry /Nie dotyczy

- Mają średnią skalowalność
- Wykorzystują model wspólnej pamięci
- W węzłach mogą wykorzystywać systemy SMP
- Do komunikacji między procesami wykorzystują przesył komunikatów
- Wykorzystują przełącznicę krzyżową jako sieć łączącą węzły
- W każdym węźle posiadają pełną instalację systemu operacyjnego

23 Pojęcie równoległości na poziomie rozkazów: /Forczu

- Dotyczy architektury MIMD Nie, dotyczy ona mechanizmów potokowych (CISC i RISC), architektury superskalarnej oraz VLIW.
- Odnosi się m.in. do przetwarzania potokowego

 Tak, ideą mechanizmu potoków jest zrównoleglenie rozkazów i możliwosć wykonywania wielu z nich w tej
 samej chwili czasu.
- Dotyczy architektury MPP Nie, patrz wyżej.
- Dotyczy m.in. architektury superskalarnej Tak, patrz wyżej.

24 Systemy wieloprocesorowe z pamięcią wspólną /Nie dotyczy, ale

lezy blisko ostatniego wykładu

- Zapewniają jednorodny dostęp do pamięci
- Mogą wykorzystywać procesory CISC
- Są wykorzystywane w klastrach
- Wykorzystują przesył komunikatów między procesorami
- Wykorzystują katalog do utrzymania spójności pamięci podręcznych

25 Hazard danych /Forczu

- Czasami może być usunięty przez zmianę kolejności wykonania rozkazów

 Tak, służy do tego mechanizm skoków opóżnionych, który odbywa się na poziomie kompilacji programu.
- Nie występuje w architekturze superskalarnej Występuje wszędzie tam gdzie jest potokowe przetwarzania rozkazów.
- Jest eliminowany przez zastosowanie specjalnego bitu w kodzie programu

 Nic mi o tym nie wiadomo. Pewne dodatkowe bity są wykorzystywane w mechaniźmie przewidywania rozgalęzień, który służy do eliminacji hazardu, jednak on to odbywa się PRZED realizacją programu i sprowadza
 sie do zmiany kolejności wykonywania rozkazów przez kompilator. Nic nie dodaje do treści programu.
- Może wymagać wyczyszczenia potoku i rozpoczęcia nowej (...)
 Nie wiem jak hazard danych może czegokolwiek wymagać skoro jest zjawiskiem ubocznym i je eliminujemy.
 Jeżeli jednak chodzi o metody eliminacji hazardu, jak mechanizmy skoków opóźnionych lub przewidywania rozgałęzień, nie wymagają czyszczenia potoku. Sprzetowa i programowa eliminacja hazardu jedynie może doprowadzić do wstrzymania napelniania potoku.

26 Przetwarzanie wielowątkowe /Forczu

• Zapewnia lepsze wykorzystanie potoków

Tak, ma na celu minimalizację strat cykli w trakcie realizacji wątku, jakie mogą powstać na wskutek:

- chybionych odwołań do pamięci podręcznej
- błędów w przewidywaniu rozgałęzień
- zależności między argumentami
- Minimalizuje straty wynikające z chybionych odwołań do pamięci podręcznej Tak, patrz wyżej.
- Wymaga zwielokrotnienia zasobów procesora (rejestry, liczniki rozkazów, itp.) Niestety tak, jest to warunek sprzętowej realizajci wielowątkowości.
- Nie może być stosowane w przypadku hazardu danych Nie, hazard danych wynika z zależnosci między argumentami, które są naturalnym ryzykiem przy stosowaniu mechanizmu potokowego. Nie powinny być blokowane z tego powodu, tym bardziej, że wielowątkowosć ma dodatkowo chronić liczbę cykli przed zgubnym wpływem hazardu.

27 Okna rejestrów /Forczu

- Chronią przez hazardem danych Lolnope, od tego są mechanizmy skoków opóźnionych i przewidywania rozgalęzień. Okno rejestrów zapewnia ciągle i optymalne wykonywanie procedur.
- Minimalizują liczbę odwołań do pamięci operacyjnej przy operacjach wywołania procedur

Tak, dokładnie do tego one służą. Rejestr niski procedury A staje się rejestrem wysokim procedury B itd. Innymi słowy, procedura A wywołuje procedurę B, i tak dalej. I po cos w tym wszystkim są rejestry globalne.

- Są charakterystyczne dla architektury CISC

 Nie, zostały zaprojektowane specjalnie dla architektury RISC. Jako pierwszy posiadał je procesor RISC I.
- Są zamykane po błędnym przewidywaniu wykonania skoków warunkowych.

 W mechanizmie prognozowania rozgałęzień jest możliwosć błędnego przewidywania. Jednak błędna prognoza powoduje tylko zmianę strategii (przewidywanie wykonania lub niewykonania), a nie zamykanie okna.
- Są przesuwane przy operacjach wywołania procedur Tak, z każdą nową wywołaną procedurą okno rejestrów przesuwane jest w dól (ze 137 do 0)

28 Tablica historii rozgałęzień /Forczu

• Zawiera m.in. adresy rozkazów rozgałęzień

Tak, tablica ta zawiera bit ważności, adres rozkazu rozgałęzienia, bity historii oraz adres docelowy rozgałezienia.

Pozwala zminimalizować liczbę błędnych przewidywań rozgałęzień w zagnieżdżonej pętli

Tak, z tego co wiem jest strategią dynamiczną i najbardziej optymalną ze wszystkich - skończony automat przewidywania rozgałęzień oparty na tej tablicy (z dwoma bitami historii) może być zarealizowany na dwóch bitach.

Nie może być stosowana w procesorach CISC

Ten mechanizm służy zabezpieczeniu przed hazardem, który występuje w przetwarzeniu potokowym, a z tego korzystają zarówn CISC jak i RISC.

• Jest obsługiwana przez jądro systemu operacyjnego Chyba nie, ten mechanizm znajduje się w sprzecie procesora.

29 Rozkazy wektorowe /Forczu

• Nie mogą być wykonywane bez użycia potokowych jednostek arytmetycznych Mogą. Komputery macierzowe ich nie posiadają i wykonują rozkazy wektorowe sprawnie.

• W komputerach wektorowych ich czas wykonania jest wprost proporcjonalny do długości wektora

Tak, na przykładzie rozkazu dodawania wektorów widać, że czas rosnie równomiernie wraz z iloscią elementów wektora.

$$t_w = t_{start} + (n-1) \times \tau$$

• Są charakterystyczne dla architektury SIMD

Tak, z niej się zrodziły, tak samo jak m.in. technologie MMX i SSE.

• Są rozkazami dwuargumentowymi i w wyniku zawsze dają wektor Nie, mogą operować na 1 argumencie na przykład. Rozkaz może być też 3 argumentowy, jak rozkaz dodawania VADD. Pierwszym argumentem jest rejestr docelowy, zawartosć pozostałych dwóch jest dodana.

30 Model SIMD /Forczu

• Był wykorzystywany tylko w procesorach macierzowych Nie, o niego oparte są również m.in. procesory wektorowe, GPU, technologie MMX oraz SSE. Nie, był również wykorzystywany w komputerach wektorowych, rozszerzeniach SIMD oraz GPU.

- Jest wykorzystywany w multimedialnych rozszerzeniach współczesnych procesorów
- Jest wykorzystywany w heterogenicznej architekturze PowerXCell
- Zapewnia wykonanie tej samej operacji na wektorach argumentów

31 Przesył komunikatów /Nie dotyczy

- Ma miejsce w systemach MPP
- W systemach MPP II-giej generacji angażuje wszystkie procesory na drodze przesyłu
- Ma miejsce w klastrach

32 Cechami wyróżniającymi klastry są /Nie dotyczy

- niezależność programowa każdego węzła
- Fizycznie rozproszona, ale logicznie wspólna pamięć operacyjna
- Nieduża skalowalność
- Na ogół duża niezawodność

33 Systemy wieloprocesorowe z pamięcią rozproszoną /Nie dotyczy,

ale leży blisko ostatniego wykładu

- Wyróżniają się bardzo dużą skalowalnością
- Są budowane z węzłów, którymi są klastry
- Realizują synchronicznie jeden wspólny program
- Wymagają zapewnienia spójności pamięci podręcznych pomiędzy węzłami

34 Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy /Forczu

• Zapewnienia spójności pamięci podręcznej Nie, to problem komputerów wieloprocesorowych.

• Tablicy historii rozgałęzień

Tak, to najprawdopodobniej najlepszy służący ku temu mechanizm. Stara się przewidywać czy skok będzie wykonany bądź nie, wykorzystuje do tego kilka strategii.

• Techniki wyprzedzającego pobrania argumentu

Nie, ten mechanizm służy do eliminacji hazardu danych - zależności między argumentami.

• Wystawienia do programu rozkazów typu "nic nie rób"

Tak, tym rozkazem jest NOP i jest wstawiany przez mechanizm skoków opóźnionych, który służy do zabezpieczania potoku.

• Protokołu MESI

Nie, on jest od zapewnienia spójnosci pamięci wspólnej czy jakos tak.

• Wykorzystania techniki skoków opóźniających

Tak, umożliwiają ona modyfikację programu (wstawienie rozkazu NOP), albo jego optymalizację (zamiana kolejnosci wykonywania rozkazów.) Mechanizm ten opóźnia efekt skoku o jeden rozkaz, co zapewnia, że rozkaz po skoku będzie w całosci wykonany.

• Technologii MMX

35 W architekturze ccNUMA /Nie dotyczy

- Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
- Spójność pamięci pomiędzy węzłami jest utrzymywana za pomocą protokołu MESI
- Dane są wymieniane między węzłami w postaci linii pamięci podręcznej
- Pamięć operacyjna jest fizycznie rozproszona pomiędzy węzłami, ale wspólna logicznie

36 Dla sieci systemowych (SAN) są charakterystyczne /Nie dotyczy

- Przesył komunikatów w trybie zdalnego DMA
- Bardzo małe czasy opóźnień
- Topologia typu hipersześcian
- Niska przepustowość

37 W systemach wieloprocesorowych katalog służy do /Nie dotyczy

- Śledzenia adresów w protokole MESI
- Sterowania przesyłem komunikatów
- Utrzymania spójności pamięci w systemach o niejednorodnym dostępie do pamięci
- Realizacji dostępu do nielokalnych pamięci w systemach NUMA

38 W procesorach superskalarnych /Forczu

- Jest możliwe równoległe wykonywanie kilku rozkazów w jednym procesorze (rdzeniu) Tak, własnie taka jest idea stworzenia procesorów superskalaranych, by móc w jednym takcie wykonać > 1 liczby instrukcji.
- Rozszerzenia architektury wykorzystujące model SIMD umożliwiają wykonanie rozkazów wektorowych
- Nie występuje prawdziwa zależność danych Niestety występuje, i prawdę mówiąc, występuje tutaj każdy rodzaj zależności między rozkazami: prawdziwa zależnośc danych, zależność wyjsciowa oraz antyzależność.
- Mogą wystąpić nowe formy hazardu danych: zależności wyjściowe między rozkazami oraz antyzależności

Tak, patrz wyżej.

39 Efektywne wykorzystanie równoległości na poziomie danych umożliwiają /Forczu

- Komputery wektorowe
- Komputery macierzowe
- Klastry
- Procesory graficzne
- Rozszerzenia SIMD procesorów superskalarnych

Ogólem zastosowanie tej równoległosci jest możliwe gdy mamy do czynienia z wieloma danymi, które mogą być przetwarzane w tym samym czasie. A grafika, wektory, macierze itp. do takich należą.

40 Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia /Forczu

• Możliwość wprowadzenia rozkazów różnych wątków do wielu potoków

Tak, jest to charaketrystyczna cecha tego typu wielowątkowosci. Z kolei wielowątkowosci grubo- i drobnoziarniste umożliwiają wprowadzenie do wielu potoków wyłącznie jednego wątku (w jednym takcie!)

- Realizację każdego z wątków do momentu wstrzymania któregoś rozkazu z danego wątku Tak, wątek jest realizowany do momentu wstrzymania rozkazu. Tę samą cechę posiada wielowąrtkowość gruboziarnista. Z kolei wielowątkowość drobnoziarnista w kolejnych taktach realizuje naprzemiennie rozkazy kolejnych wątków.
- Przełączanie watków co takt

Nie, to umożliwia tylko wielowatkowość drobnoziarnista.

Automatyczne przemianowanie rejestrów
 Głowy nie dam, ale chyba żadna wielowątkowość nie zapewnia automatycznego przemianowania.

41 Architektura CUDA Forczu

• Umożliwia bardzo wydajne wykonywanie operacji graficznych

Tak, ta architektura jest rozwinięciem mechanizmów wektorowych oraz macierzowych i jest przeznaczona specjalnie dla przetwarzania grafiki.

• Stanowi uniwersalną architekturę obliczeniowa połączoną z równoległym modelem programistycznym

Tak, pomimo specjalizacji graficznej, architektura ta jest uniwersalna i zdolna do wszystkiego. Procesory posiadają uniwersalne programy obliczeniowe, a CUDA posiada model programistyczny (oraz podział programu na 5 faz). Składa się on z:

- Kompilatora NVCC
- Podział programu na kod wykonywany przez procesor (host code) oraz kartę graficzną (kernel)
- realizacja obliczen równoległych wg modelu SIMT (Single Instruction Multiple Threading)

• Realizuje model obliczeniowy SIMT

Tak, patry wyżej. Działanie: wiele niezależmnych wąktów wykonuje tę samą operację. Architektura posiada również mechanizm synchronizacji wątków (barrir synchronization) dla komunikacji oraz współdzielona pamieć.

• Jest podstawą budowy samodzielnych, bardzo wydajnych komputerów
Komputery CUDA nie są ogólnego zastosowania, tylko do ogólnych problemów numerycznych. Na pewno
nie są podstawą, bo np. komputer rozwymagają

42 Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą /Raczej nie dotyczy

• Przełącznicy krzyżowej

Nie, to tylko jakies rozwiązanie sieci połączeń.

• Katalogu

Nie, to bardziej zaawansowany shit służący do komunikacji.

• Protokołu MESI

Tak, i tylko to do tego służy.

• Wspólnej magistrali

Nie, ona służy do kominukacji i synchronizacji (?) dostępu do pamięci.

43 Metoda przemianowania rejestrów jest stosowana w celu eliminacji /Forczu

• Błędnego przewidywania rozgałęzień

Nie, do tego służy m.in. tablica historii rozgałęzień.

• Chybionego odwołania do pamięci podręcznej

Nie, to jest problem architektury VLIW i eliminuje się do przez przesunięcie rozkazów LOAD jak najwyżej, tak aby zminimalizować czas ewentualnego oczekiwania

• Prawdziwej zależności danych

Nie, od tego jest metoda wyprzedzającego pobierania argumentu.

• Zależności wyjściowej między rozkazami

Tak, ta metoda eliminuje powyższy i poniższy problem. Polega na dynamicznym przypisywaniu rejestrów do rozkazów.

• Antyzależności między rozkazami

Patrz wyżej.

44 W systemach wieloprocesorowych o architekturze CC-NUMA

/Nie dotyczy

- Spójność pamięci wszystkich węzłów jest utrzymywana za pomocą katalogu
- Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie
- Każdy procesor ma bezpośredni dostęp do pamięci operacyjnej każdego węzła
- Dane są wymieniane między węzłami w postaci linii pamięci podręcznej

W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony) /Forczu

Skok opóźniony

Nie, skoki opóźnione nie służą do przewidywania rozgalęzień, są zupelnie innym mechanizmem eliminacji

• Przewidywanie, że rozgałęzienie (skok warunkowy) zawsze nastąpi

Nie, to strategia statyczna, która może być wykonywana gdy adres rozkazu rozgałęzienia NIE jest w tablicy. Nie wykorzystuje bitu historii.

• Przewidywanie, że rozgałęzienie nigdy nie nastąpi

Nie, to strategia statyczna, która może być wykonywana gdy adres rozkazu rozgałęzienia NIE jest w tablicy. Nie wykorzystuje bitu historii.

Przewidywanie, że kolejne wykonanie rozkazu rozgałęzienia będzie przebiegało tak samo jak poprzednie

Tak, i to jest wszystko na co stać historię 1-bitową. Historia 2-bitowa umożliwia interepretację:

- historii ostatniego wykonania skoku tak lub nie
- przewidywania następnego wykonania skoku tak lub nie

A zamiana strategii następuje dopiero po drugim błędzie przewidywania.

• Wstrzymanie napełniania potoku

Nie, wstrzymywanie potoku mogą spowodować algorytmy zajmujące się eliminacją hazardu danych - zależ-nosci między argumentami.

46 Do czynników tworzących wysoką niezawodność klastrów należą /Nie $_{\rm dotyczy}$

- Mechanizm mirroringu dysków
- Dostęp każdego węzła do wspólnych zasobów(pamięci zewnętrznych)
- $\bullet \ {\bf Redundancja} \ {\bf węz}$ łów
- Mechanizm "heartbeat"
- Zastosowanie procesorów wielordzeniowych w węzłach

Opracowanie wykładów

Historia rozwoju komputerów

- 1. Liczydło
- 2. Pascalina maszyna licząca Pascala (dodawanie i odejmowanie)
- 3. Maszyna mnożąca Leibniza (dodawanie, odejmowanie, mnożenie, dzielenie, pierwiastek kwadratowy
- 4. Maszyna różnicowa Charles Babbage, obliczanie wartości matematycznych do tablic
- 5. Maszyna analityczna Charles Babvage, programowalna za pomocą kart perforowanych
- 6. Elektryczna maszyna sortująca i tabelaryzująca Holleritha 1890
- 7. Kalkulator elektromechaniczny Mark I, tablicowanie funkcji, całkowanie numeryczne, rozwiązywanie równań różniczkowych, rozwiązywanie układów równań liniowych, analiza harmoniczna, obliczenia statystyczne
- 8. Maszyny liczące Z1: pamięć mechaniczna, zmiennoprzecinkowa reprezentacja liczb, binarna jednostka zmiennoprzecinkowa
- 9. Z3: Pierwsza maszyna w pełni automatyczna, kompletna w sensie Turinga, pamięć przekaźnikowa
- 10. Colossus i Colossus 2
- 11. ENIAC
- 12. EDVAC J. von Neumann (wtedy utworzył swoją architekturę)
- 13. UNIVAC I (pierwszy udany komputer komercyjny)
- 14. IBM 701, potem 709
- 15. po 1955 zaczyna się zastosowanie tranzystorów w komputerach (komputery II generacji)
- 16. po 1965 komputery III generacji z układami scalonymi
- 17. od 1971 komputery IV generacji z układami scalonymi wielkiej skali inegracji VLSI

Architektura CISC

Znaczenie

Complex Instruction Set Computers

Przyczyny rozwoju architektury CISC

- Drogie, małe i wolne pamięci komputerów
- Rozwój wielu rodzin komputerów
- Duża popularność mikroprogramowalnych układów sterujących (prostych w rozbudowie)
- Dążenie do uproszczenia kompilatorów. Im więcej będzie rozkazów maszynowych odpowiadających instrukcjom języków wyższego poziomu tym lepiej.

Cechy architektury CISC

- Duża liczba rozkazów (z czego te najbardziej zaawansowane i tak nie były używane)
- Duża ilość trybów adresowania (związane z modelem obliczeń)
- Duży rozrzut cech rozkazów w zakresie:
 - złożoności
 - długości (szczególnie to nawet kilkanaście bajtów)
 - czasów wykonania
- Model obliczeń pamięć pamięć
- Niewiele rejestrów były droższe niż komórki pamięci i przy przełączaniu kontekstu obawiano się wzrostu czasu przełączania kontekstu (chowanie rejestrów na stos i odwrotnie)

CIEKAWOSTKA: Przeanalizowano jakieś tam programy i w procesorze VAX 20% najbardziej złożonych rozkazów odpowiadało za 60% kodu, stanowiąc przy tym ok 0.2% wywołań. W procesorze MC68020 71% rozkazów nie zostało nawet użytych w badanych programach

Architektura RISC

Znaczenie

Reduced Instruction Set Computers

Przyczyny rozwoju

- Poszukiwanie optymalnej listy rozkazów
- Chęć wykonania mikroprocesora o funkcjach pełnego ówczesnego procesora

Pierwszy procesor RISC

Procesor RISC I (1980), D. Patterson (Berkeley University) Założenia projektowe:

- Wykonanie jednego rozkazu w jednym cyklu maszynowym
- Stały rozmiar rozkazów uproszczenie metod adresacji
- Model obliczeń rejestr rejestr: komunikacja z pamięcią operacyjną tylko za pomocą rozkazów LOAD i STORE.
- $\bullet\,$ Wsparcie poprzez architekturę języków wysokiego poziomu.

Efekty realizacji fizycznej:

- 44 420 tranzystorów (ówczesne procesory CISC zawierały ok. 100 000 tranzystorów)
- \bullet lista rozkazów = 32 rozkazy
- dwustopniowy potok strata tylko 6% cykli zegara, zamiast 20% (w związku z realizacją skoków)

Cechy architektury RISC

- 1. Stała długość i prosty rozkaz formatu
- 2. Nieduża liczba trybów adresowania
- 3. Niezbyt obszerna lista rozkazów
- 4. Model obliczeń rejestr-rejestr dostęp do pamięci operacyjnej tylko w rozkazach LOAD i STORE
- 5. Duży zbiór rejestrów uniwersalnych
- 6. Układ sterowania logika szyta
- 7. Intensywne wykorzystanie przetwarzania potokowego
- 8. Kompilatory o dużych możliwościach optymalizacji potoku rozkazów

Format rozkazu procesora RISC I

7	1	5	5	1	13
OPCODE	SCC	DEST	SRC1	IMM	SRC2

- OPCODE-kod rozkazu
- SCC ustawianie (lub nie) kodów warunków
- DEST nr rejestru wynikowego
- SRC1 nr rejestru zawierającego pierwszy argument
- IMM wskaźnik natychmiastowego trybu adresowania
- SRC2 drugi argument lub nr rejestru (na 5 bitach)

Realizacja wybranych rozkazów

Rozkazy arytmetyczne

- Tryb rejestrowy: (IMM=0) R[DEST] \leftarrow R[SRC1] op R[SRC2]
- Tryb natychmiastowy: (IMM=1) $R[DEST] \leftarrow R[SRC1]$ op SRC2

Rozkazy komunikujące się z pamięcią

- **LOAD** $R[DEST] \leftarrow M[AE]P$
- **STORE** $M[AE] \leftarrow R[DEST]$


Adres efektywny


- Tryb z przesunięciem AE = R[SRC1] + SRC2 = RX + S2
- Inny zapis powyższego AE = RX + S2
- Tryb absolutny $AE = R0 + S2 = S2 (R0 \equiv 0)$
- Tryb rejestrowy pośredni AE = RX + 0 = RX

Tryb absolutny oraz tryb rejestrowy pośredni są przypadkami szczególnymi.

Logiczna organizacja rejestrów procesora RISC I

Okno rejestrów





Mechanizmy potokowe

Realizacja rozkazów w procesorze niepotokowym

Rozkazy wykonywane są liniowo w czasie - jeden po drugim, w takiej kolejności w jakiej przyjdą do procesora.

Potokowe wykonanie rozkazówdla prostej organizacji cyklu rozkazowego

Prosty podział procesora na moduły:

- S1 pobranie rozkazu
- S2 wykonanie rozkazu

Zakładając, że czas pracy obu modułów jest równy, w
ówczas 3 rozkazy mogą zostać wykonane w 2 okresach.

 $1~\mathrm{T}$ - pobranie i wykonanie rozkazu. W momencie gdy pierwszy rozkaz zostanie pobrany, w chwili $0.5~\mathrm{T}$ S1 może pobrać kolejny.

Podział cyklu rozkazowego na większą liczbę faz

Na przykładzie cyklu rozkazowego komputera Amdahl 470

- 1. Pobranie rozkazu
- 2. Dekodowanie rozkazu
- 3. Obliczenie adresu efektywnego
- 4. Pobranie argumentów
- 5. Wykonanie operacji
- 6. Zapis wyniku

Zasada działania jest dokładnie taka sama jak w przypadku podziału na dwie fazy. Załóżmy, że jeden rozkaz wykonuje się w 7
iu taktach zegarowych. 1 T = 7 F. Wówczas w momencie gdy rozkaz numer 1 znajduje się w 5
tym takcie wykonania rozkaz numer 5 może zostać pobrany.

Tabela 3: Zobrazowanie potoku

Rozkazy	Fazy zegarowe								
		1	2	3	4	5	6	7	
S1		r1	r2	r3	r4	r5	r6	r7	
S2			r1	r2	r3	r4	r5	r6	
S3				r1	r2	r3	r4	r5	
S4					r1	r2	r3	r4	
S5						r1	r2	r3	
S6							r1	r2	

Analiza czasowa potokowej realizacji ciągu rozkazów

Założenia

- ullet P liczba faz
- \bullet **T** okres
- $\frac{T}{P} = \tau$ czas wykonania pojedynczej fazy

 $(n-1)\times \tau$ - czas rozpoczęcia wykonywania n-tegorozkazu.

Czas wykonywania rozkazów

- W procesorze niepotokowym $t = n \times T$ dla n rozkazów
- W procesorze potokowym dla idealnego przypadku, gdy $\tau=\frac{T}{P}$ $t=(n-1)\times \tau=(n-1+P)\times \frac{T}{P}$

Przyspieszenie dla potokowego wykonania rozkazów

Przyspieszenie jest stosunkiem czasu wykonywania rozkazów dla procesora niepotokowego do czasu dla procesora potokowego.

$$\lim_{n \to \infty} \frac{n \times T}{(n-1+P) \times \frac{T}{P}} = P$$

Maksymalne przyspieszenie (dla modelu idealnego) jest równe ilości faz.

Problemy z potokową realizacją rozkazów

Problemem związanym z realizacją potokową jest zjawisko hazardu.

- Hazard sterowania problemy z potokową realizacją skoków i rozgałęzień.
- Hazard danych zależności między argumentami kolejnych rozkazów
- Hazard zasobów konflikt w dostępie do rejestrów lub do pamięci

Rozwiązanie problemu hazardu

- Skoki opóźnione
- Przewidywanie rozgałezień

Skoki opóźnione

Założenia

- Rozkaz następny po skoku jest zawsze całkowicie wykonywany
- To znaczy, że efekt skoku jest opóźniony o jeden rozkaz

Działanie

Zmienia kod programu w trakcie kompilacji, jeśli widzi taka potrzebę. Sprowadza się to do dwóch możliwości:

- $\bullet\,$ Modyfikacji programu dodanie rozkazu NOP po instrukcji skoku JMP
- Optymalizacji programu zmiany kolejności wykonywania rozkazów

Przewidywanie rozgałęzień

- 1. Strategie statyczne
 - przewidywanie, że rozgałęzienie (skok warunkowy) zawsze nastąpi
 - przewidywanie, że rozgałęzienie nigdy nie nastąpi
 - podejmowanie decyzji na podstawie kodu rozkazu rozgałęzienia (specjalny bit ustawiany przez kompilator)
- 2. Inne strategie
 - przewidywanie, że skok wstecz względem licznika rozkazów zawsze nastąpi

- przewidywanie, że skok do przodu względem licznika rozkazów nigdy nie nastąpi
- 3. Strategie dynamiczne
 - Tablica historii rozgałęzień.

Tablica historii rozgałęzień

Składa się z:

- Bit ważności
- Adres rozkazu rozgałęzienia
- Bity historii
- Adres docelowy rozgałęzienia (opcja)

Operacje wykonywane na tablicy historii rozgałęzień

- Sprawdzenie, czy adres rozkazu rozgałęzienia jest w tablicy
 - Nie wtedy:
 - * przewidywanie rozgałęzienia jest wykonywane według jednej ze strategii statycznych
 - * do tablicy jest wpisywany adres rozkazu rozgałęzienia, informacja o wykonaniu/niewykonaniu rozgałęzienia (bit historii) i (opcjonalnie) adres docelowy rozgałęzienia
 - Tak wtedy:
 - * przewidywanie rozgałęzienia jest wykonywane według bitów historii
 - * do tablicy jest wpisywana informacja o wykonaniu/niewykonaniu rozgałęzienia (uaktualnienie bitów historii)
- 1 bit historii algorytm przewidywania rozgałęzień dla jednego bitu historii kolejne wykonanie rozkazu rozgałęzienia będzie przebiegało tak samo jak poprzednie.
- 2 bity historii
 - algorytm przewidywania rozgałęzień dla dwóch bitów historii bazuje na 2-bitowym automacie skończonym.
 - Interpretacja dwóch bitów historii (x v):
 - * y: historia ostatniego wykonania skoku (0 nie, 1 tak)
 - $\ast\,$ x: przewidywanie następnego wykonania skoku (0 nie, 1 tak)
 - * Ogólna zasada przewidywania zmiana strategii następuje dopiero po drugim błędzie przewidywania.

Metody rozwiązywania hazardu danych

Co to jest?

Hazard danych - zależności między argumentami kolejnych rozkazów wykonywanych potokowo.

Metody usuwania hazardu danych

Jest kilka sposobów:

- Sprzętowe wykrywanie zależności i wstrzymanie napełniania potoku
- Wykrywanie zależności na etapie kompilacji i modyfikacja programu (np. dodanie rozkazu NOP)
- Wykrywanie zależności na etapie kompilacji, modyfikacja i optymalizacja programu (np. zamiana kolejności wykonywania rozkazów)
- Wyprzedzające pobieranie argumentów (zastosowanie szyny zwrotnej)

Problem

Jeśli faza wykonania rozkazu nie będzie mogła być wykonana w jednym takcie (np. dla rozkazów zmiennoprzecinkowych), to zachodzi konieczność wstrzymania napełniania potoku.

Architektura superskalarna

Co to jest?

Architektura umożliwiająca wykonanie w jednym takcie większej od 1 liczby instrukcji.

Cechy architektury superskalarnej

- Możliwość wykonania kilku rozkazów w jednym takcie, co powoduje konieczność:
 - Kilku jednostek potokowych
 - Załadowania kilku rozkazów z pamięci operacyjnej w jednym takcie procesora

Zależności między rozkazami

• Prawdziwa zależność danych - Read After Write (RAW)

Występuje w momencie kiedy jeden rozkaz wymaga argumentu obliczanego przez poprzedni rozkaz. Opóźnienie eliminowane za pomocą "wyprzedzającego pobierania argumentu" - dana nie jest zapisywana do rejestru, tylko pobierana bezpośrednio z

- Zależność wyjściowa Write After Write (WAW)
 - Gdy rozkazy zapisująca dane do tego samego rejestru wykonują się równolegle to drugi z nich musi czekać aż pierwszy się zakończy. Układ sterujący musi kontrolować tego typu zależność.
- Antyzależność Write After Read (WAR)

W przypadku gdy pierwszy rozkaz czyta wartość rejestru, a drugi zapisuje coś do tego rejestru i oba wykonują się równolegle, to drugi musi czekać aż pierwszy odczyta swoje.

Wnioski

- Dopuszczenie do zmiany kolejności rozpoczynania wykonania (wydawania) rozkazów i / lub zmiany kolejności kończenia rozkazów prowadzi do możliwości wystąpienia zależności wyjściowej lub antyzależności.
- Zawartości rejestrów nie odpowiadają wtedy sekwencji wartości, która winna wynikać z realizacji programu

Metody eliminacji zależności

- 1. Metoda przemianowania rejestrów
 - Stosowana w przypadku zwielokrotnienia zestawu rejestrów.
 - Rejestry są przypisywane dynamicznie przez procesor do rozkazów.
 - Gdy wynik rozkazu ma być zapisany do rejestru Rn, procesor angażuje do tego nową kopię tego rejestru.
 - Gdy kolejny rozkaz odwołuje się do takiego wyniku (jako argumentu źródłowego), rozkaz ten musi przejść przez proces przemianowania.
 - Przemianowanie rejestrów eliminuje antyzależność i zależność wyjściową.

Architektura VLIW

Co to jest?

VLIW - Very Long Instruction Word.

Cechy

- Wspólna pamięć operacyjna
- Szeregowanie rozkazów

Szeregowanie rozkazów przez kompilator

- Podział rozkazów programu na grupy
- Sekwencyjne wykonywanie grup
- Możliwość równoległej realizacji rozkazów w ramach grupy
- Podział grupy na paczki
- Paczka = 3 rozkazy + szablon (3 x 41 + 5 = 128 bitów)
- Szablon informacja o jednostkach funkcjonalnych, do których kierowane mają być rozkazy i ewentualna informacja o granicach grup w ramach paczki

Redukcja skoków warunkowych - predykacja rozkazów

Rozkazy uwarunkowane - uwzględnianie warunku w trakcie realizacji rozkazu.

Spekulatywne wykonanie rozkazów LOAD

- Problem: chybione odwołania do PaP (cache) i konieczność czekania na sprowadzenie do PaP linii danych
- Rozwiązanie: przesunięcie rozkazów LOAD jak najwyżej, aby zminimalizować czas ewentualnego oczekiwania.
- Rozkaz CHECK sprawdza wykonanie LOAD (załadowanie rejestru)

Wielowatkowość

Co to jest?

- Cecha systemu operacyjnego umożliwiająca wykonywanie kilku wątków w ramach jednego procesu
- Cecha procesora oznaczająca możliwość jednoczesnego wykonywanie kilku wątków w ramach jednego procesora (rdzenia)

Sprzętowa realizacja wielowątkowości

Celem współbieżnej realizacji dwóch (lub więcej) wątków w jednym procesorze (rdzeniu) jest minimalizacja strat cykli powstałych w trakcie realizacji pojedynczego wątku w wyniku:

- chybionych odwołań do pamięci podręcznej,
- błędów w przewidywaniu rozgałęzień,
- zależności między argumentami kolejnych rozkazów

Wielowatkowość gruboziarnista

Coarse-grained multithreading

- Przełączanie wątków następuje przy dłuższym opóźnieniu wątku w potoku (np. chybione odwołanie do pamięci podręcznej (nawet L2))
- W niektórych rozwiązaniach rozpoczęcie nowego wątku następuje dopiero po opróżnieniu potoku
- Zaletą jest prostota procesu przełączania wątków
- Wadą takiego rozwiązania są straty czasu przy krótszych opóźnieniach potoku

Wielowątkowość drobnoziarnista

Fine-grained multithreading

- Przełączanie wątków następuje po każdym rozkazie
- Wątek oczekujący (np. na dostęp do pamięci) jest pomijany
- Zaletą jest unikanie strat nawet przy krótkich opóźnieniach wątków
- Istotnym wymaganiem dla procesora jest szybkie (w każdym takcie) przełączanie wątków
- Pewną wadą jest opóźnienie realizacji wątków w pełni gotowych do wykonania

Warunki sprzętowej realizacji wielowatkowości

- powielenie zestawów rejestrów uniwersalnych (lub powielenie tabel mapowania rejestrów)
- powielenie liczników rozkazów
- powielenie układów dostępu do pamięci podręcznej (tabel stron)
- powielenie sterowników przerwań

Wielowatkowość w procesorze dwupotokowym

Reguły realizacji i przełączania wątków:

- 1. Wielowątkowość gruboziarnista
 - watek realizowany w kolejnych taktach do momentu wstrzymania rozkazu
 - do obu potoków wprowadzane są rozkazy tylko jednego wątku (w jednym takcie!)
- 2. Wielowatkowość drobnoziarnista
 - w kolejnych taktach realizowane są naprzemiennie rozkazy kolejnych wątków (przełączanie watków co takt)
 - do obu potoków wprowadzane są rozkazy tylko jednego wątku (w jednym takcie!)
- 3. Wielowatkowość współbieżna (SMT -Simultaneous multithreading)
 - wątek realizowany do momentu wstrzymania rozkazu
 - do obu potoków w jednym takcie mogą być wprowadzane rozkazy różnych wątków

Mankamenty współbieżnej wielowatkowości

- Rywalizacja wątków w dostępie do pamięci podręcznej mniejsza wielkość PaP przypadająca na watek
- Większe zużycie energii (w porównaniu z procesorami dwurdzeniowymi)
- Możliwość monitorowanie wykonania jednego wątku przez inny wątek (złośliwy), poprzez wpływ na współdzielone dane pamięci podręcznej kradzież kluczy kryptograficznych

Klasyfikacja komputerów równoległych

Formy równoległości w architekturze komputerów

Równoległość na poziomie rozkazów

Wykonywanie w danej chwili wielu rozkazów w jednym procesorze.

- Mechanizmy potokowe w procesorach CISC i RISC
- Architektura superskalarna i VLIW

Równoległość na poziomie procesorów

Wykonywanie w danej chwili wielu rozkazów w wielu procesorach.

- Komputery wektorowe
- Komputery macierzowe
- Systemy wieloprocesorowe
- Klastry (systemy wielokomputerowe)

Rodzaje równoległości w aplikacjach

Równoległość poziomu danych

DLP - Data Level Parallelism.

Pojawia się kiedy istnieje wiele danych, które mogą być przetwarzane w tym samym czasie.

Rówoległość poziomu zadań

TLP - Task Level Parallelism.

Pojawia się kiedy są tworzone zadania, które mogą być wykonywane niezależnie i w większości równolegle.

Drogi wykorzystania równoległości aplikacji w architekturze komputerów

- Równoległość poziomu rozkazów (ILP InstructionLevel Parallelism) odnosi się do przetwarzania potokowego i superskalarnego, w których w pewnym (niewielkim) stopniu wykorzystuje się równoległość danych.
- Architektury wektorowe i procesory graficzne wykorzystują równoległość danych poprzez równoległe wykonanie pojedynczego rozkazu na zestawie danych.
- Równoległość poziomu wątków (TLP ThreadLevel Parallelism) odnosi się do wykorzystania równoległości danych albo równoległości zadań w ściśle połączonych systemach (ze wspólną pamięcią), które dopuszczają interakcje między watkami.
- Równoległość poziomu zleceń (RLP RequestLevel Parallelism) odnosi się do równoległości zadań określonych przez programistę lub system operacyjny. Ta forma równoległości jest wykorzystywana w systemach luźno połączonych (z pamięcią rozproszoną) i klastrach.

Klasyfikacja Flynna


M. Flynn, 1966

Kryterium klasyfikacji

Liczba strumieni rozkazów i liczba strumieni danych w systemie komputerowym

- SISD: Single Instruction, Single Data Stream
- SIMD: Single Instruction, Multiple Data Stream
- MISD: Multiple Instruction, Single Data Stream
- $\bullet\,$ MIMD: Multiple Instruction, Multiple Data Stream

Klasyfikacja opisowa




Architektura SIMD

Co to jest?

Cecha wyróżniająca dla programisty - rozkazy wektorowe (rozkazy z argumentami wektorowymi). Dwa różne podejścia do sprzętowej realizacji rozkazów wektorowych:

- Komputery (procesory) macierzowe
- Komputery wektorowe

Idee realizacji obu (macierzowy i wektorowy):



Komputery wektorowe

Lokalizacja wektorów danych

- Pamięć operacyjna
- Rejestry wektorowe

Przykład rozkazu

Rozkaz dodawania wektorów: VADDF A,B,C,n

Czas wykonania: $t_w = t_{start} + (n-1) \times \tau$

W komputerze macierzowym czas wykonywania tego rozkazu jest równy const.

Przyspieszenie

Przyspieszenie jest stosunkiem czasu wykonywania w komputerze klasycznym (szeregowo) do czasu wykonywania w komputerze wektorowym.

$$a = \lim_{n \to \infty} \frac{15 \times \tau \times n}{t_{start} + (n-1) \times \tau} = 15$$

Przepustowość

Przepustowość (moc obliczeniowa) jest stosunkiem ilości operacji zmiennoprzecinkowych do czasu ich wykonania.

$$Przep = lim_{n \to \infty} \frac{n}{t_{start} + (n-1) \times \tau} = \frac{1}{\tau}$$

Podsumowanie

- 1. Hardware
 - rozkazy wektorowe
 - duża liczba potokowych jednostek arytmetycznych
 - duża liczba rejestrów
- 2. Software
 - klasyczne języki: Fortran, C
 - klasyczne algorytmy
 - kompilatory wektoryzujące

Zastosowanie

- Numeryczna symulacja ośrodków ciągłych
- Równania różniczkowe, równania różnicowe, układy równań algebraicznych (rachunek macierzowy)
- Dziedziny zastosowań:
 - prognozowanie pogody
 - symulacja aerodynamiczna
 - sejsmiczne poszukiwania ropy naftowej i innych surowców
 - symulacja reakcji jadrowych
 - medycyna i farmacja
 - obliczenia inżynierskie dużej skali

Komputery macierzowe

Co to jest?

Architektura komputerów macierzowych - model SIMD w dwóch wariantach:

- SIMD DM (z pamięcią rozproszoną)
- SIMD SM (z pamięcią wspólną)

Elementy komputera macierzowego

- 1. **Jednostka sterująca** procesor wykonujący rozkazy sterujące i skalarne oraz inicjujący wykonanie rozkazów wektorowych w sieci elementów przetwarzających.
- 2. **Elementy przetwarzające** (procesorowe) jednostki arytmetyczno-logiczne wykonujące operacje elementarne rozkazów wektorowych.
- 3. **Sieć łącząca** łączy elementy przetwarzające między sobą lub z modułami pamięci operacyjnej; warianty:
 - sieć statyczna: pierścień, gwiazda, krata, drzewo, hipersześcian
 - sieć dynamiczna: jednostopniowa, wielostopniowa

Podsumowanie

- Architektura SIMD
- Jednostka sterująca + jednostka macierzowa
- Rozkazy wektorowe wykonywane synchronicznie w sieci (macierzy) EP
- Skomplikowana wymiana danych między EP
- Trudne programowanie konieczność tworzenia nowych wersji algorytmów

Model SIMD w procesorach superskalarnych

Technologia MMX

- 8 rejestrów 64-bitowych MMX
- Nowe typy danych
- Rozszerzony zestaw instrukcji (57 instrukcji)
- Realizacja operacji na krótkich wektorach wg modelu SIMD

Technologia SSE

- 8 rejestrów 128-bitowych
- Osiem 16-bitowych argumentów (elementów wektora) typu integer
- Cztery 32-bitowe argumenty integer/fplub dwa 64-bitowe
- Operacje zmp na 4-elementowych wektorach liczb 32-bit (pojed. prec.)

Karty graficzne i architektura CUDA

Charakterystyka

- GPU Graphics Processing Unit
- Wcześniejsze GPU specjalizowane języki (HLSL, GLSL czy NVIDIA Cg), tylko rendering
- CUDA (Compute Unified Device Architecture) -architektura wielordzeniowych procesorów graficznych (GPU)
- Uniwersalna architektura obliczeniowa połączona z równoległym modelem programistycznym
- wsparcie dla języków C/C++
- GPGPU = GPU + CUDA
- CUDA obsługiwana przez karty graficzne GeForce i GeForce Mobile od serii 8 (GeForce 8800), nowsze układy z rodzin Tesla i Quadro, Fermi, obecnie Kepler

Architektura CUDA

- W miejsce oddzielnych potoków przetwarzających wierzchołki i piksele wprowadzenie uniwersalnego
 procesora przetwarzającego wierzchołki, piksele i ogólnie geometrię, a także uniwersalne programy
 obliczeniowe
- Wprowadzenie procesora wątków eliminującego "ręczne" zarządzanie rejestrami wektorowymi
- Wprowadzenie modelu SIMT (single-instruction multiple-thread), w którym wiele niezależnych wątków wykonuje równocześnie tę samą instrukcję
- Wprowadzenie współdzielonej pamięci oraz mechanizmów synchronizacji wątków (barrier synchronization) dla komunikacji między wątkami

Multiprocesor strumieniowy

- 8 rdzeni C1 -C8 (SP)
- podręczna pamięć instrukcji (ang. instruction cache),
- podręczna pamięć danych (ang. constant cache) -pamięć tylko do odczytu,
- pamięć współdzielona (ang. shared memory)
- 16 384 rejestry,
- jednostka arytmetyczna wykonująca obliczenia zmiennoprzecinkowe podwójnej precyzji (fp64),
- dwie jednostki arytmetyczne przeznaczone do obliczania funkcji specjalnych (ang. special function unit),
- pamięć globalna

Model programistyczny CUDA

- Specjalny kompilator NVCC
- Podział programu na kod wykonywany przez procesor (ang. Host code) i przez urządzenie (kartę graficzną) (ang. Device code) kernel
- Realizacja operacji równoległych według modelu SIMT (Single Instruction Multiple Threading)

Wykonanie obliczeń z użyciem architektury CUDA (5 faz)

- 1. Przydzielenie w pamięci globalnej obszaru pamięci dla danych, na których będą wykonywane obliczenia przez kernel.
- 2. Przekopiowanie danych do przydzielonego obszaru pamięci.
- 3. Zainicjowanie przez CPU obliczeń wykonywanych przez GPU, tj. wywołanie kernela.
- 4. Wykonanie przez wątki (z użyciem GPU) obliczeń zdefiniowanych w kernelu.
- 5. Przekopiowanie danych z pamięci globalnej do pamięci operacyjnej.

CUDA procesor (rdzeń)

- Potokowa jednostka arytmetyczna zmp
- Potokowa jednostka arytmetyczna stp
- Ulepszona realizacja operacji zmp FMA (fused multiply-add) dla pojedynczej i podwójnej precyzji

Watki

- Wątek reprezentuje pojedynczą operację (a single work unit or operation)
- \bullet Wątki są automatycznie grupowane w bloki, maksymalny rozmiar bloku = 512 wątków (w architekturze Fermi i wyższych –1024 wątki).
- Bloki grupowane są w siatkę (grid -kratę)
- Grupowanie wątków –bloki o geometrii 1, 2 lub 3-wymiarowej
- Grupowanie bloków –siatka (grid) o geometrii 1, 2-wymiarowej
- Wymaga się, aby bloki wątków tworzących siatkę mogły się wykonywać niezależnie: musi być możliwe ich wykonanie w dowolnym porządku, równolegle lub szeregowo.

Grupowanie wątków w bloki i siatkę

- Siatka o geometrii jednowymiarowej (trzy bloki watków)
- Każdy blok -geometria dwuwymiarowa (wymiary 2 x 3)

Sprzętowa organizacja wykonywania wątków

- Przy uruchomieniu kernel'awszystkie bloki tworzące jego siatkę obliczeń są rozdzielane pomiędzy multiprocesory danego GPU
- Wszystkie wątki danego bloku są przetwarzane w tym samym multiprocesorze
- W danej chwili (cyklu) pojedynczy rdzeń multiprocesora wykonuje jeden wątek programu
- Multiprocesor tworzy, zarządza, szereguje i wykonuje wątki w grupach po 32, nazywanych wiązkami (warp).
- Wiązki są szeregowane do wykonania przez warp scheduler. Wiązka wątków jest wykonywana jako jeden wspólny rozkaz (analogia do rozkazu SIMD, tzn. rozkazu wektorowego)
- Sposób wykonania wiązki wątków (rozkazu SIMD) zależy od budowy multiprocesora:
 - Dla architektury Fermi (32 procesory w jednym multiprocesorze / 2 warp-scheduler'y= 16 procesorów na 1 wiązkę) wiązka jest wykonywana jako 2 rozkazy -wiązka jest dzielona na dwie połówki (half -warp) wykonywane jako 2 rozkazy (te same, ale na dwóch zestawach danych).
 - Dla architektury Tesla (8 procesorów w jednym multiprocesorze, 1 warp-scheduler) wiązka jest dzielona na cztery ćwiartki (quarter-warp) wykonywane jako 4 kolejne rozkazy (te same, ale na czterech zestawach danych).
- Konstrukcja warp scheduler'a umożliwia uruchomienie wielu wiązek wątków współbieżnie warp scheduler pamięta wtedy adresy wiązek, przypisane im rozkazy SIMD oraz ich stan (gotowość do wykonania lub stan oczekiwania na pobranie danych z pamięci).
- Współbieżne uruchomienie wielu wiązek pozwala zmniejszyć straty związane z oczekiwaniem na dane (zwykle długi czas dostępu do pamięci).

Rodzaje pamięci multiprocesora

- pamięć globalna duża pamięć, o czasie życia aplikacji (dane umieszczone w tej pamięci są usuwane po zakończeniu aplikacji), dostępna dla każdego wątku w dowolnym bloku, ale o dość długim czasie dostępu wynoszącym ok. 400-600 taktów zegara,
- pamięć współdzielona niewielka pamięć o czasie życia bloku (zakończenie działania bloku powoduje usunięcie danych w niej przechowywanych), dostępna dla każdego wątku w bloku dla którego jest dedykowana, o bardzo krótkim czasie dostępu,

- pamięć stałych niewielki fragment pamięci globalnej, który jest cache-owany, przez co dostęp do niego jest bardzo szybki. Jest ona tylko do odczytu. Czas życia pamięci stałych oraz jej dostępność jest taka sama jak pamięci globalnej,
- rejestry niewielka, bardzo szybka pamięć o czasie życia wątku (po zakończeniu wątku dane z rejestrów są usuwane). Tylko jeden wątek może w danym momencie korzystać z danego rejestru,
- pamięć lokalna i pamięć tekstur podobnie jak w przypadku pamięci stałych, są to dedykowane fragmenty pamięci globalnej. Pamięć lokalna jest wykorzystywana do przechowywania danych lokalnych wątku, które nie mieszczą się w rejestrach, a pamięć tekstur posiada specyficzne metody adresowania i cache-owanie specyficzne dla zastosowań graficznych.

Uzupełnienie, na kolosie ma nie być

Systemy wieloprocesorowe

Rodzaje

- systemy z pamięcią wspólną
- systemy z pamięcią rozproszoną

Z pamięcią wspólną

- Systemy z jednorodnym dostępem do pamięci (UMA Uniform Memory Access)
- Systemy z niejednorodnym dostępem do pamięci (NUMA Non Uniform Memory Access)
- Klasyfikacja:
 - Systemy ze wspólną magistralą
 - Systemy wielomagistralowe
 - Systemy z przełącznicą krzyżową
 - Systemy z wielostopniową siecią połączeń
 - Systemy z pamięcia wieloportowa
 - Systemy z sieciami typu punkt punkt

Systemy ze wspólną magistralą

- prostota konstrukcji niska złożoność układowa całości
- niski koszt
- łatwość rozbudowy dołączenia kolejnego procesora, ale tylko w ograniczonym zakresie
- ograniczona złożoność magistrali (jej szybkość jest barierą)
- niska skalowalność

Skalowalność

System skalowalny - System, w którym dodanie pewnej liczby procesorów prowadzi do proporcjonalnego przyrostu mocy obliczeniowej.

Protokół MESI

- I invalid
- S shared
- E exclusive
- M modified

Systemy wielomagistralowe

- Wielokrotnie zwiększona przepustowość
- Konieczność stosowania układu arbitra do sterowania dostępem do magistral
- Rozwiazania kosztowne
- Zadania każdego przełącznika
 - Rozwiązywanie konfliktów dostępu do tego samego modułu pamięci
 - Zapewnienie obsługi równoległych transmisji, krzyżujących się w przełączniku

Systemy UMA

- Symetryczna architektura jednakowy dostęp procesorów do pamięci operacyjnej oraz we/wy
- Utrzymanie spójności pamięci podręcznych (cache):
 - snooping metoda starsza i mało skalowalna (głównie w systemach ze wspólna magistrala)
 - katalog metoda lepiej skalowalna, stosowana razem z sieciami typu punkt punkt
- Łatwe programowanie (realizacja algorytmów równoległych)
- Niska skalowalność

Systemy NUMA

- PaO fizycznie rozproszona, ale logicznie wspólna
- Niejednorodny dostęp do pamięci PaO lokalna, PaO zdalna
- Utrzymanie spójności pamięci podręcznych (cache) katalog
- Hierarchiczna organizacja: procesor węzeł (system UMA) system NUMA
- Zalety modelu wspólnej pamięci dla programowania
- Dobra efektywność dla aplikacji o dominujących odczytach z nielokalnej pamięci
- Gorsza efektywność dla aplikacji o dominujących zapisach do nielokalnej pamięci
- Skalowalność: 1024 2560 rdzeni

Systemy SMP

- Symetryczna architektura jednakowy dostęp procesorów do pamięci operacyjnej oraz we/wy (na poziomie fizycznych przesyłów tylko w systemach wieloprocesorowe z pamięcią wspólną fizycznie UMA)
- Utrzymanie spójności pamięci podręcznych (cache):
 - systemy UMA snooping lub katalog
 - systemy NUMA katalog
- Łatwe programowanie (realizacja algorytmów równoległych)
- Niska (UMA) i średnia (NUMA) skalowalność