**Опис винаходу**

Винахід відноситься до аналогової техніки та може служити основою для створення спеціалізованих аналогових процесорів гібридних обчислювальних комплексів.

Відомий пристрій для розв’язання системи лінійних алгебраїчних рівнянь sdaa

 (1)

методом встановлення, що містить дві матриці резисторів, інтегратор, блок ключів, блоки керування та порівняння, причому виходи першої матриці резисторів підключені до відповідних входів другої матриці резисторів, виходи другої матриці резисторів пов’язані с інформаційними входами блоку ключів, виходи котрого пов’язані з першою групою входів блоку інтеграторів, виходи котрого пов’язані з входами першої матриці резисторів і з одною групою входів першого блоку порівняння, інша група входів котрого пов’язана з другою групою входів блоку інтеграторів та підключена до першої групи входів пристрою. Виходи першого блоку обрахунку норми пов’язані з першою групою входів блоку керування, друга і третя група входів котрого приєднані з другою і третьою групами входів пристрою, вихід блоку порівняння пов'язаний з керуючим входом блоку ключів, а четверта група входів блоку керування поєднана з виходом другого блоку обрахунку норми, входи котрого підключені до виходів першої матриці резисторів (**патент 612258**) – прототип.

Таким чином, прототипом дозволяє створити замкнуту модель системи лінійних диференційних рівнянь, розв’язок якої у певний момент часу є наближеним розв’язком вихідної системи лінійних алгебраїчних рівнянь

Недоліком такого пристрою є великий інтервал часу пошуку наближеного рішення систем лінійних алгебраїчних рівнянь, що залежить від коефіцієнтів матриці, тобто від властивостей моделюючого об’єкта. Зменшення часу перехідного процесу збільшує швидкодію пошуку наближеного розв’язку системи лінійних рівнянь (1).

Мета винаходу – підвищення швидкодії пристрою.

Для досягнення мети в пристрій додатково введено другий блок інтегросуматорів, які обраховують інтеграл суми групи сигналів виходів другої матриці коефіцієнтів а також сигналів виходів цього блоку інтегросуматорів, при цьому виходи другого блоку інтегросуматорів також під’єднані до групи входів блоку ключів.

На кресленні зображено структурну схему пристрою.

Пристрій включає в себе матриці резисторів 1 та 2, що моделюють матрицю коефіцієнтів системи та матрицю  відповідно, блок еталонних напруг 3, що моделює вектор правих частин , блок суматорів 4, блок інтегросуматорів 5, блок ключів 6, блок інтегросуматорів 7, блок керування 8, на входи блоку 8 поступають числові параметри , де

 - норма похибок у коефіцієнтах матриці;

- норма похибок у векторі правої частини ;

Розв’язок системи лінійних алгебраїчних рівнянь отримується на виході блоку 5.

Запропонований пристрій описується системою диференційних рівнянь другого порядку з постійними коефіцієнтами та деякими початковими умовами.



Розв’язок цієї системи диференційних рівнянь у встановленому режимі є нормальним пвсевдорозв’язком системи рівнянь (1) .

У процесі інтегрування у блоці управління 8 неперервно реалізується перевірка узгодженості розв’язку, що отримується, з похибкою у вхідних даних, умова котрого має вигляд,



-норма нев’язки;

В багатьох випадках  знаходиться з рівності



Тут

-норма розв’язку відносно вектору ;

та -числові параметри що подаються на вхід блоку керування 8.

При досягненні заданого рівня точності наближеного рішення блок керування 8 на своєму виході формує сигнал на розмикання блоку ключів 6. При цьому, на виході блоку 5 фіксуються напруги, що відповідають стійкому наближенню до розв’язку вихідної системи рівнянь. Таким чином, модель автоматично підбирає необхідний розв’язок вихідної системи (1).

Запропонований пристрій, працюючи після задання вихідних даних повністю автоматично дозволяє швидше отримати наближений стійкий розв’язок систем лінійних алгебраїчних рівнянь, що вигідно виділяє його в порівнянні з прототипом.

Перспективними є реалізації блоків моделювання матриць  та , моделювання правої частини, блоки інтеграторів та інтегросуматорів частоково в оптичному середовищі оптичними векторно-матричними множниками, блоком векторно-процесорної обробки та скалярними процесорами цифрової обробки сигналів.

В результаті виникає можливість створення на базі даного винаходу спеціалізованого пристрою для розв’язання у реальному часі обернених задач, що зустрічаються у різних сферах науки і техніки, в тому числі у медицині для розв’язку обернених задач електрокардіографії.

**Формула винаходу**

1. Пристрій для розв’язання систем лінійних алгебраїчних рівнянь, що містить перший та другий блоки моделювання матриць  та  відповідно, блок інтеграторів, поєднаний з першою групою входів пристрою, а виходи поєднані з групою входів першого блоку моделювання матриці та першою групою входів першого блоку обранку норми, друга група входів якого поєднана з першою групою входів пристрою, а входи блоку інтеграторів поєднані з виходами блоку ключів, керуючий вхід яких поєднаний з виходом блоку керування, перший і другий входи якого поєднані з першим та другим входами пристрою, третій вхід якого поєднаний з виходом першого блоку обранку норми а четвертий вхід якого поєднаний з виходом другого блоку обрахунку норми, **який відрізняється тим,** що з метою збільшення швидкодії пристрою, в нього додатково введено блок інтегросуматорів що поєднаний з другою групою входів пристрою, а виходи поєднані з входами блоку ключів та з першою групою входів цього блоку інтегросуматорів, друга група входів поєднана з виходами другого блоку моделювання матриці , входи якої поєднані з виходами блоку суматорів які також з’єднані з групою входів другого блоку обрахунку норми, входи блоку суматорів поєднані з виходами блоку моделювання матриці та блоком моделювання правої частини.
2. Пристрій за п. 1, **який відрізняється тим**, що блок моделювання правої частини може бути виконаний у вигляді блоку еталонних напруг, блоки моделювання матриць  та  у вигляді матриць резисторів, а інтегратори на базі операційних посилювачів.
3. Пристрій за п.1, **який відрізняється тим**, що блоки моделювання матриць  та , моделювання правої частини, блоки інтеграторів та інтегросуматорів реалізуються частоково в оптичному середовищі оптичними векторно-матричними множниками, блоком векторно-процесорної обробки та скалярними процесорами цифрової обробки сигналів.

Ссылка EnLight256.