

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



BÁO CÁO BÀI TẬP LỚN

Môn: Thiết kế luận lý với Verilog HDL

GVHD:

TS. Phạm Quốc Cường

Thầy Ngô Đức Minh

Thành viên:

- | | |
|------------------------|-----------|
| 1. Võ Nguyễn Phi Long | - 1712033 |
| 2. Từ Nguyên Gia Khiêm | - 1711754 |

MỤC LỤC

Phần 1. GIỚI THIỆU.....	1
Phần 2. THIẾT KẾ.....	2
Phần 3. HIỆN THỰC.....	3
Phần 4. THỬ NGHIỆM.....	20
Phần 5. KẾT LUẬN.....	22

Phần 1. GIỚI THIỆU

1. Đề tài 8: Xây dựng bảng tính điểm cho thi đấu bóng chuyền với các yêu cầu:

- Hiển thị điểm số set đang đấu, tỉ số set hiện tại;
- Cho phép điều chỉnh điểm (tăng, giảm);
- Thông báo đội chiến thắng khi chương trình phát hiện đội chiến thắng;
- Bonus: hiển thị tên đội và báo hiệu đội chiến thắng lên màn hình LCD.

2. Công cụ sử dụng:

- Phần mềm Quartus Prime Lite Edition.
- Phần mềm ModelSim – Intel FPGA 10.5b (Quartus Prime 16.1).
- Board De2i – 150.

Phần 2. THIẾT KẾ

Trong luật thi đấu bóng chuyền, mỗi trận đấu sẽ có tất cả 5 hiệp đấu (set). Trong mỗi set, đội nào ghi được nhiều hơn hoặc bằng 25 điểm và cách biệt 2 điểm với đối thủ thì đội đó sẽ giành chiến thắng ở set đó. Đội nào giành chiến thắng được 3 set trước sẽ là đội thắng cuộc. Trong trường hợp sau khi trải qua 4 set đầu mà tỉ số set của hai đội là 2 – 2 thì ở set đấu cuối cùng đội nào ghi được nhiều hơn hoặc bằng 15 điểm và cách biệt 2 điểm với đối thủ sẽ trở thành đội giành chiến thắng chung cuộc.

Để xây dựng một bảng tính điểm cho luật thi đấu bóng chuyền như trên, nhóm chúng em sẽ cần thiết kế những module con sau đây:

- **BackupPoint:** có chức năng đếm lên/xuống, chế độ đến 25 điểm (set thường) và 15 điểm (set thứ 5) theo tín hiệu mode25_15. Được hỗ trợ bởi module BackupDemo*.
 - **BackupDemo:** đếm điểm, backup điểm mỗi đội và thông báo nếu đội thắng set hiện tại.
- **BackupSet:** chức năng tương tự như module BackupPoint nhưng được áp dụng cho tính điểm set. (Do số set tối đa là 3 nên chưa nhóm nhận thấy cần chức năng Backup như BackupPoint). Được hỗ trợ bởi module SetDemo*.
 - **SetDemo:** đếm set của một đội và thông báo nếu đội đó thắng trận.
- **Led7_x2** có chức năng phân tách giá trị lớn hơn 4 bit của các số điểm thành những số có độ dài 4 bit để xuất ra led 7 đoạn.
- **decoder_led7** là module nhằm xuất các số điểm ra con led 7 đoạn.
- **LCD_controller** và **LCD_display** là hai module điều khiển việc hiển thị lên LCD 1602.
- **CounterBackup** giúp tổng hợp và kết nối tất cả các sub-module trên.
- **ASS_intf** là module gắn chân các tín hiệu xuống board.

Phần 3. HIỆN THỰC

Nhóm chúng em sử dụng hai công cụ tổng hợp chính là ModelSim và Quartus để tiến hành hiện thực các module đã đề ra ở phần 2 bằng ngôn ngữ Verilog HDL. Dưới đây là những đoạn code chúng em đã viết cùng mô hình RTL sinh ra từ phần mềm Quartus:

1. Module BackupPoint:

- Code Verilog:

```
1 module BackupDemo( x_RCO, x, x_b, clk, clk_b, x_RCO_b, load, rst, comp, up_down, mode);
2 input clk, clk_b, load, rst, up_down, x_RCO_b, mode;
3 input [4:0] comp;
4 output reg [4:0] x;
5 output reg x_RCO;
6 output reg [4:0] x_b;
7 always @(x)
8 begin
9     if(mode) begin
10         if((x >= 25) & (x >= comp + 2)) x_RCO = 1;
11         else x_RCO = 0;
12     end
13     else if (!mode) begin
14         if((x >= 15) & (x >= comp + 2)) x_RCO = 1;
15         else x_RCO = 0;
16     end
17     else x_RCO = 0;
18 end
19
20 always @(posedge clk or posedge rst)
21 begin
22     if (rst) x <= 0;
23     else begin
24         if (load) x <= x_b;
25         else if ((x < 31) & (up_down)) x <= x + 1;
26         else if ((x > 0) & (!up_down)) x <= x - 1;
27         else x <= x;
28     end
29 end
30
31 always @(posedge rst)
32 begin
33     if(rst) x_b <= x;
34     else x_b <= x_b;
35 end
36 endmodule
```

```
1 module BackupPoint(clk1, clk2, pnt1, pnt2, RCOpnt1, RCOpnt2, load, rstpnt, up_down, mode25_15);
2 input clk1, clk2, load, rstpnt, up_down, mode25_15;
3 wire [4:0] pnt1_b, pnt2_b;
4 output wire [4:0] pnt1, pnt2;
5 output wire RCOpnt1, RCOpnt2;
6
7 BackupDemo Point1( RCOpnt1, pnt1, pnt1_b, clk1, clk2, RCOpnt2, load, rstpnt, pnt2, up_down, mode25_15);
8 BackupDemo Point2( RCOpnt2, pnt2, pnt2_b, clk2, clk1, RCOpnt1, load, rstpnt, pnt1, up_down, mode25_15);
9 endmodule
10
```

- Thông số:

➤ BackupDemo:


- x_RCO: thông báo nếu đội thắng set hiện tại;
- x: điểm;
- x_b: biến phụ kiểu reg hỗ trợ backup;
- clk: tín hiệu xung clock của điểm đội nhà;
- clk_b: tín hiệu xung clock của đối thủ;
- x_RCO_b: tín hiệu RCO của đối thủ;
- load: tín hiệu cho phép backup;
- rst: tín hiệu reset (ưu tiên nhất);
- comp: điểm của đối thủ;
- up_down: tín hiệu đếm lên (1) hoặc xuống (0);
- mode: cho phép đếm theo set 25đ (1) hoặc 15đ (0);

➤ BackupPoint: (dễ dàng suy ra từ BackupDemo)


- Hoạt động:

- Điểm sẽ được đếm theo chế độ ưu tiên rst (reset) - load (backup) – clk(đếm);
- Nếu đội nhà có số điểm ≥ 25 và hơn đối thủ từ 2 điểm trở lên, tín hiệu RCO của đội nhà sẽ lên 1;
- Khi có tín hiệu rst (posedge) và RCO, tín hiệu x_b sẽ ghi lại giá trị của x;
- Khi có tín hiệu xung clk (posedge) và load, x sẽ được nạp lại giá trị cũ do x_b đang lưu trữ.

- Mô hình RTL:



- Kết quả mô phỏng



2. Module BackupSet:


- Thông số: Tương tự như BackupPoint, chỉ khác ở các điểm:
 - Không có backup;
 - Điểm tối đa là 3;
 - Khi điểm đội nhà là 3 và lớn hơn đối thủ thì RCO sẽ lên 1;
- Code Verilog:

```
module SetDemo( x_RCO, x, clk, rst, comp, up_down);
input clk, rst, up_down;
input [1:0]comp;
output reg [1:0]x;
output reg x_RCO;
always @(x)
begin
    if((x == 3) & (x > comp)) x_RCO = 1;
    else x_RCO = 0;
end


always @(posedge clk or posedge rst)
begin
    if (rst) x <= 0;
    else if (clk)
    begin
        if ((x < 3) & (up_down)) x <= x + 1;
        else if ((x > 0) & (!up_down)) x <= x - 1;
        else x <= x;
    end
    else x <= x;
end
endmodule
```

```
module BackupSet(clk1, clk2, set1, set2, RCOset1, RCOset2, reset, up_down);
input wire clk1, clk2, reset, up_down;
output wire [1:0]set1, set2;
output wire RCOset1, RCOset2;
SetDemo Set1( RCOset1, set1, clk1, reset, set2, up_down);
SetDemo Set2( RCOset2, set2, clk2, reset, set1, up_down);
endmodule
```


- Mô hình RTL:



- Kết quả mô phỏng:



3. Module Led7_x2:

- Thông số:

- in0: điểm thi đầu ($32 > n0 \geq 0$);
- out0_1: chữ số hàng chục của in0;
- out0_0: chữ số hàng đơn vị của in0;
- Dùng phép chia lấy dư (%) để tính chữ số hàng đơn vị (out0_0) và phép toán $(in0 - out0_0)/10$;
- in1, out1_0, out1_1 tương tự.


- Code Verilog:

```

1  module Led7_x2(out0_0, out0_1, out1_0, out1_1, in0, in1);
2      input[4:0] in0, in1;
3      output [3:0] out0_0, out0_1, out1_0, out1_1;
4
5      assign out0_0 = in0 %10;
6
7      assign out1_0 = in1 %10;
8
9      assign out0_1 = (in0 - out0_0)/10;
10     assign out1_1 = (in1 - out1_0)/10;|
11
12
13 endmodule

```

- Kết quả mô phỏng:



4. Module decoder_led7:

- Thông số:
 - Mode=1 (Cathode chung), khi ngõ ra bằng 1 thì led sáng, ngõ ra bằng 0 thì led tắt. Mode=0 (Anode chung) ngược lại. Dùng cấu trúc “CASE” để hiện thị led theo bcd_in.
 - Khi Enable = 1, điều chỉnh led tắt theo tín hiệu Mode.
 - Led mặc định hiển thị số “0”;


- Code Verilog:

```


1  module decoder_7seg(enable, sel, bcd_in, out_7seg);
2      input enable, sel;
3      input [3:0]bcd_in;
4      output reg [6:0]out_7seg;
5
6      always @(sel) begin
7          if(sel) begin
8              if(enable) out_7seg = 7'b0000000;
9              else case(bcd_in)
10                 4'b0000: out_7seg = 7'b1111110;
11                 4'b0001: out_7seg = 7'b0110000;
12                 4'b0010: out_7seg = 7'b1101101;
13                 4'b0011: out_7seg = 7'b1111001;
14                 4'b0100: out_7seg = 7'b0110011;
15                 4'b0101: out_7seg = 7'b1011011;
16                 4'b0110: out_7seg = 7'b1011111;
17                 4'b0111: out_7seg = 7'b1110000;
18                 4'b1000: out_7seg = 7'b1111111;
19                 4'b1001: out_7seg = 7'b1111011;
20                 default: out_7seg = 7'b1111110;
21             endcase
22          end
23          if(~sel) begin //Common Anode
24              if(enable) out_7seg = 7'b1111111;
25              else case(bcd_in)
26                 4'b0000: out_7seg = 7'b0000001;
27                 4'b0001: out_7seg = 7'b1001111;
28                 4'b0010: out_7seg = 7'b0010010;
29                 4'b0011: out_7seg = 7'b0000110;
30                 4'b0100: out_7seg = 7'b1001100;
31                 4'b0101: out_7seg = 7'b0100100;
32                 4'b0110: out_7seg = 7'b0100000;
33                 4'b0111: out_7seg = 7'b0001111;
34                 4'b1000: out_7seg = 7'b0000000;
35                 4'b1001: out_7seg = 7'b0000100;
36                 default: out_7seg = 7'b0000001;
37             endcase
38          end
39      end
40  endmodule

```

- Mô hình RTL:



- Kết quả mô phỏng:



5. Module LCD_controller:

- Code Verilog:

```

1 module LCD_Controller ( // Host Side
2     iDATA, iRS,
3     iStart, oDone,
4     iCLK, iRST_N,
5     // LCD Interface
6     LCD_DATA,
7     LCD_RW,
8     LCD_EN,
9     LCD_RS );
10
11 // CLK
12 parameter CLK_Divide = 16;
13
14 // Host Side
15 input [7:0] iDATA;
16 input iRS, iStart;
17 input iCLK, iRST_N;
18 output reg oDone;
19 // LCD Interface
20 output [7:0] LCD_DATA;
21 output reg LCD_EN;
22 output reg LCD_RW;
23 output reg LCD_RS;
24 // Internal Register
25 reg [4:0] Cont;
26 reg [1:0] ST;
27 reg preStart, mStart;
28
29 // Only write to LCD, bypass iRS to LCD_RS
30 assign LCD_DATA = iDATA;
31 assign LCD_RW = 1'b0;
32 assign LCD_RS = iRS;
33
34
35 always@(posedge iCLK or negedge iRST_N)
36 begin
37     if(!iRST_N)
38     begin
39         oDone <= 1'b0;
40         LCD_EN <= 1'b0;
41         preStart <= 1'b0;
42         mStart <= 1'b0;
43         Cont <= 0;
44         ST <= 0;
45     end
46     else
47     begin
48         begin
49             // Input Start Detect //
50             preStart <= iStart;
51             if({preStart, iStart} == 2'b01)
52             begin
53                 mStart <= 1'b1;
54                 oDone <= 1'b0;
55             end
56             // Input Start Detect //
57             if(mStart)
58             begin
59                 case(ST)
60                 0: ST <= 1; // wait Setup
61                 1: begin
62                     LCD_EN <= 1'b1;
63                     ST <= 2;
64                 end
65                 2: begin
66                     if(Cont < CLK_Divide)
67                     Cont <= Cont + 1;
68                     else
69                     ST <= 3;
70                 end
71                 3: begin
72                     LCD_EN <= 1'b0;
73                     mStart <= 1'b0;
74                     oDone <= 1'b1;
75                     Cont <= 0;
76                     ST <= 0;
77                 end
78             endcase
79             end
80         end
81     end
82 endmodule
83

```

6. Module LCD_display:

- Code Verilog:

```
1 module LCD_display( win1, win2,
2                     // Host Side
3                     iCLK, iRST_N,
4                     // LCD Side
5                     LCD_DATA, LCD_RW, LCD_EN, LCD_RS );
6 // Host Side
7 input    iCLK, iRST_N;
8 input    win1, win2;
9 // LCD Side
10 output   [7:0] LCD_DATA;
11 output   LCD_RW, LCD_EN, LCD_RS;
12 // Internal wires/Registers
13 reg      [5:0] LUT_INDEX;|
14 reg      [8:0] LUT_DATA;
15 reg      [5:0] mLCD_ST;
16 reg      [17:0] mDLY;
17 reg      mLCD_Start;
18 reg      [7:0] mLCD_DATA;
19 reg      mLCD_RS;
20 wire     mLCD_Done;
21
22 parameter LCD_INTIAL    = 0;
23 parameter LCD_LINE1     = 5;
24 parameter LCD_CH_LINE   = LCD_LINE1+16;
25 parameter LCD_LINE2     = LCD_LINE1+16+1;
26 parameter LUT_SIZE      = LCD_LINE1+32+1;
27
28 always@(posedge iCLK or negedge iRST_N)
29 begin
30     if(!iRST_N)
31     begin
32         LUT_INDEX    <= 0;
33         mLCD_ST       <= 0;
34         mDLY          <= 0;
35         mLCD_Start    <= 0;
36         mLCD_DATA     <= 0;
37         mLCD_RS       <= 0;
38     end
39     else
40     begin
41         if(LUT_INDEX<LUT_SIZE)
42         begin
43             case(mLCD_ST)
44             0: begin
45                 mLCD_DATA    <= LUT_DATA[7:0];
46                 mLCD_RS      <= LUT_DATA[8];
47                 mLCD_Start    <= 1;
```

```

48         mLCD_ST      <= 1;
49     end
50 1: begin
51     if(mLCD_Done)
52     begin
53         mLCD_Start    <= 0;
54         mLCD_ST      <= 2;
55     end
56 end
57 2: begin
58     if(mDLY<18'h3FFFE)
59         mDLY    <= mDLY+1;
60     else
61     begin
62         mDLY    <= 0;
63         mLCD_ST <= 3;
64     end
65 end
66 3: begin
67     LUT_INDEX    <= LUT_INDEX+1;
68     mLCD_ST      <= 0;
69 end
70 endcase
71 end
72 end
73 end
74
75 always
76 begin
77     if({win1, win2} == 2'b10)
78     begin
79         case(LUT_INDEX)
80             // Initial
81             LCD_INTIAL+0: LUT_DATA <= 9'h038;
82             LCD_INTIAL+1: LUT_DATA <= 9'h00C;
83             LCD_INTIAL+2: LUT_DATA <= 9'h001;
84             LCD_INTIAL+3: LUT_DATA <= 9'h006;
85             LCD_INTIAL+4: LUT_DATA <= 9'h080;
86             // Line 1
87             LCD_LINE1+0: LUT_DATA <= 9'h120;
88             LCD_LINE1+1: LUT_DATA <= 9'h154; //T
89             LCD_LINE1+2: LUT_DATA <= 9'h165; //e
90             LCD_LINE1+3: LUT_DATA <= 9'h161; //a
91             LCD_LINE1+4: LUT_DATA <= 9'h16D; //m
92             LCD_LINE1+5: LUT_DATA <= 9'h131; //1
93             LCD_LINE1+6: LUT_DATA <= 9'h120; //
94             LCD_LINE1+7: LUT_DATA <= 9'h180; //-

```

```

95     LCD_LINE1+8:    LUT_DATA <= 9'h120;    //
96     LCD_LINE1+9:    LUT_DATA <= 9'h154;    //T
97     LCD_LINE1+10:   LUT_DATA <= 9'h165;    //e
98     LCD_LINE1+11:   LUT_DATA <= 9'h161;    //a
99     LCD_LINE1+12:   LUT_DATA <= 9'h16D;    //m
100    LCD_LINE1+13:   LUT_DATA <= 9'h132;    //2
101    LCD_LINE1+14:   LUT_DATA <= 9'h120;
102    LCD_LINE1+15:   LUT_DATA <= 9'h120;
103    // Change Line
104    LCD_CH_LINE:    LUT_DATA <= 9'h0c0;
105    // Line 2
106    LCD_LINE2+0:    LUT_DATA <= 9'h120;
107    LCD_LINE2+1:    LUT_DATA <= 9'h157;    //w
108    LCD_LINE2+2:    LUT_DATA <= 9'h169;    //i
109    LCD_LINE2+3:    LUT_DATA <= 9'h16E;    //n
110    LCD_LINE2+4:    LUT_DATA <= 9'h16E;    //n
111    LCD_LINE2+5:    LUT_DATA <= 9'h165;    //e
112    LCD_LINE2+6:    LUT_DATA <= 9'h172;    //r
113    LCD_LINE2+7:    LUT_DATA <= 9'h120;
114    LCD_LINE2+8:    LUT_DATA <= 9'h120;
115    LCD_LINE2+9:    LUT_DATA <= 9'h120;
116    LCD_LINE2+10:   LUT_DATA <= 9'h120;
117    LCD_LINE2+11:   LUT_DATA <= 9'h120;
118    LCD_LINE2+12:   LUT_DATA <= 9'h120;
119    LCD_LINE2+13:   LUT_DATA <= 9'h120;
120    LCD_LINE2+14:   LUT_DATA <= 9'h120;
121    LCD_LINE2+15:   LUT_DATA <= 9'h120;
122    default:        LUT_DATA <= 9'h120;
123  endcase
124  end
125  else if({win1, win2} == 2'b01)
126  begin
127  case(LUT_INDEX)
128    // Initial
129    LCD_INTIAL+0:    LUT_DATA <= 9'h038;
130    LCD_INTIAL+1:    LUT_DATA <= 9'h00c;
131    LCD_INTIAL+2:    LUT_DATA <= 9'h001;
132    LCD_INTIAL+3:    LUT_DATA <= 9'h006;
133    LCD_INTIAL+4:    LUT_DATA <= 9'h080;
134    // Line 1
135    LCD_LINE1+0:    LUT_DATA <= 9'h120;
136    LCD_LINE1+1:    LUT_DATA <= 9'h154;    //T
137    LCD_LINE1+2:    LUT_DATA <= 9'h165;    //e
138    LCD_LINE1+3:    LUT_DATA <= 9'h161;    //a
139    LCD_LINE1+4:    LUT_DATA <= 9'h16D;    //m
140    LCD_LINE1+5:    LUT_DATA <= 9'h131;    //1
141    LCD_LINE1+6:    LUT_DATA <= 9'h120;    //

```



```

142 LCD_LINE1+7: LUT_DATA <= 9'h1B0; //-
143 LCD_LINE1+8: LUT_DATA <= 9'h120; //
144 LCD_LINE1+9: LUT_DATA <= 9'h154; //T
145 LCD_LINE1+10: LUT_DATA <= 9'h165; //e
146 LCD_LINE1+11: LUT_DATA <= 9'h161; //a
147 LCD_LINE1+12: LUT_DATA <= 9'h16D; //m
148 LCD_LINE1+13: LUT_DATA <= 9'h132; //2
149 LCD_LINE1+14: LUT_DATA <= 9'h120;
150 LCD_LINE1+15: LUT_DATA <= 9'h120;
151 // Change Line
152 LCD_CH_LINE: LUT_DATA <= 9'h0C0;
153 // Line 2
154 LCD_LINE2+0: LUT_DATA <= 9'h120;
155 LCD_LINE2+1: LUT_DATA <= 9'h120;
156 LCD_LINE2+2: LUT_DATA <= 9'h120;
157 LCD_LINE2+3: LUT_DATA <= 9'h120;
158 LCD_LINE2+4: LUT_DATA <= 9'h120;
159 LCD_LINE2+5: LUT_DATA <= 9'h120;
160 LCD_LINE2+6: LUT_DATA <= 9'h120;
161 LCD_LINE2+7: LUT_DATA <= 9'h120;
162 LCD_LINE2+8: LUT_DATA <= 9'h120;
163 LCD_LINE2+9: LUT_DATA <= 9'h157; //w
164 LCD_LINE2+10: LUT_DATA <= 9'h169; //i
165 LCD_LINE2+11: LUT_DATA <= 9'h16E; //n
166 LCD_LINE2+12: LUT_DATA <= 9'h16E; //n
167 LCD_LINE2+13: LUT_DATA <= 9'h165; //e
168 LCD_LINE2+14: LUT_DATA <= 9'h172; //r
169 LCD_LINE2+15: LUT_DATA <= 9'h120;
170 default: LUT_DATA <= 9'h120;
171 endcase
172 end
173 else
174 case(LUT_INDEX)
175 // Initial
176 LCD_INTIAL+0: LUT_DATA <= 9'h038;
177 LCD_INTIAL+1: LUT_DATA <= 9'h00C;
178 LCD_INTIAL+2: LUT_DATA <= 9'h001;
179 LCD_INTIAL+3: LUT_DATA <= 9'h006;
180 LCD_INTIAL+4: LUT_DATA <= 9'h080;
181 // Line 1
182 LCD_LINE1+0: LUT_DATA <= 9'h120;
183 LCD_LINE1+1: LUT_DATA <= 9'h154; //T
184 LCD_LINE1+2: LUT_DATA <= 9'h165; //e
185 LCD_LINE1+3: LUT_DATA <= 9'h161; //a
186 LCD_LINE1+4: LUT_DATA <= 9'h16D; //m
187 LCD_LINE1+5: LUT_DATA <= 9'h131; //1
188 LCD_LINE1+6: LUT_DATA <= 9'h120; //

```

```

189     LCD_LINE1+7:    LUT_DATA <= 9'h1B0;    //-
190     LCD_LINE1+8:    LUT_DATA <= 9'h120;    //-
191     LCD_LINE1+9:    LUT_DATA <= 9'h154;    //T
192     LCD_LINE1+10:   LUT_DATA <= 9'h165;    //e
193     LCD_LINE1+11:   LUT_DATA <= 9'h161;    //a
194     LCD_LINE1+12:   LUT_DATA <= 9'h16D;    //m
195     LCD_LINE1+13:   LUT_DATA <= 9'h132;    //2
196     LCD_LINE1+14:   LUT_DATA <= 9'h120;
197     LCD_LINE1+15:   LUT_DATA <= 9'h120;
198     // Change Line
199     LCD_CH_LINE:    LUT_DATA <= 9'h0C0;
200     // Line 2
201     LCD_LINE2+0:    LUT_DATA <= 9'h120;
202     LCD_LINE2+1:    LUT_DATA <= 9'h120;
203     LCD_LINE2+2:    LUT_DATA <= 9'h120;
204     LCD_LINE2+3:    LUT_DATA <= 9'h120;
205     LCD_LINE2+4:    LUT_DATA <= 9'h120;
206     LCD_LINE2+5:    LUT_DATA <= 9'h120;
207     LCD_LINE2+6:    LUT_DATA <= 9'h120;
208     LCD_LINE2+7:    LUT_DATA <= 9'h120;
209     LCD_LINE2+8:    LUT_DATA <= 9'h120;
210     LCD_LINE2+9:    LUT_DATA <= 9'h120;
211     LCD_LINE2+10:   LUT_DATA <= 9'h120;
212     LCD_LINE2+11:   LUT_DATA <= 9'h120;
213     LCD_LINE2+12:   LUT_DATA <= 9'h120;
214     LCD_LINE2+13:   LUT_DATA <= 9'h120;
215     LCD_LINE2+14:   LUT_DATA <= 9'h120;
216     LCD_LINE2+15:   LUT_DATA <= 9'h120;
217     default:        LUT_DATA <= 9'h120;
218     endcase
219 end
220
221 LCD_Controller      u0 ( // Host side
222     .iDATA(mLCD_DATA),
223     .iRS(mLCD_RS),
224     .iStart(mLCD_Start),
225     .oDone(mLCD_Done),
226     .iCLK(iCLK),
227     .iRST_N(iRST_N),
228     // LCD Interface
229     .LCD_DATA(LCD_DATA),
230     .LCD_RW(LCD_RW),
231     .LCD_EN(LCD_EN),
232     .LCD_RS(LCD_RS)    );
233
234 endmodule


```

7. Module Counter_Backup:

- Code Verilog:

```
1 module Counter_Backup(Pnt_clk1, Pnt_clk2, Set_clk1, Set_clk2, Pnt_RC01, Pnt_RC02, Set_RC01, Set_RC02, Pnt_reset, Set_reset,
2   led7_pnt1_1, led7_pnt1_2, led7_pnt2_1, led7_pnt2_2, led7_Set1, led7_Set2,
3   Mode15_25, enable, sel, load, Up_down,
4   iCLK, iRST_N, LCD_DATA, LCD_RW, LCD_EN, LCD_RS);
5   input wire Pnt_clk1, Pnt_clk2, Set_clk1, Set_clk2, Pnt_reset, Set_reset, Mode15_25, enable, sel, load, Up_down;
6   input wire iCLK, iRST_N;
7   wire [4:0] Pnt1, Pnt2;
8   wire [1:0] Set1, Set2;
9   wire [3:0] Pnt1_1, Pnt1_2, Pnt2_1, Pnt2_2;
10  output wire Set_RC01, Set_RC02;
11  output wire [7:0] LCD_DATA;
12  output wire LCD_RW, LCD_EN, LCD_RS;
13  output wire Pnt_RC01, Pnt_RC02;
14  output wire [6:0] led7_pnt1_1, led7_pnt1_2, led7_pnt2_1, led7_pnt2_2, led7_Set1, led7_Set2;
15  BackupPoint Counter_Backup_Point(Pnt_clk1, Pnt_clk2, Pnt1, Pnt2, Pnt_RC01, Pnt_RC02, load, Pnt_reset, Up_down, Mode15_25);
16  BackupSet Counter_Backup_Set(Set_clk1, Set_clk2, Set1, Set2, Set_RC01, Set_RC02, Set_reset, Up_down);
17  Led7_x2 Led7_ass(Pnt1_1, Pnt1_2, Pnt2_1, Pnt2_2, Pnt1, Pnt2);
18  decoder_led7 Pnt1_2(enable, sel, Pnt1_2, led7_pnt1_2);
19  decoder_led7 Pnt1_1(enable, sel, Pnt1_1, led7_pnt1_1);
20  decoder_led7 Pnt2_1(enable, sel, Pnt2_1, led7_pnt2_1);
21  decoder_led7 Pnt2_2(enable, sel, Pnt2_2, led7_pnt2_2);
22  decoder_led7 Set1(enable, sel, Set1, led7_Set1);
23  decoder_led7 Set2(enable, sel, Set2, led7_Set2);
24  LCD_display lcd(Set_RC01, Set_RC02, iCLK, iRST_N, LCD_DATA, LCD_RW, LCD_EN, LCD_RS);
25 endmodule
```

- Mô hình RTL:



8. Module ASS_intf:



- Code Verilog:

```
1 module ASS_intf(input [3:0]KEY, input [7:0]Sw, input CLOCK_50,
2                 output [11:0]LEDR, output [6:0]HEX7, HEX6, HEX5, HEX4, HEX2, HEX0,
3                 output [7:0]LCD_DATA, output LCD_RW, LCD_EN, LCD_RS);
4 Counter_Backup (
5     .Pnt_clk1(KEY[3]),
6     .Pnt_clk2(KEY[2]),
7     .Set_clk1(KEY[1]),
8     .Set_clk2(KEY[0]),
9     .Pnt_RCO1(LEDR[11]),
10    .Pnt_RCO2(LEDR[8]),
11    .Set_RCO1(LEDR[3]),
12    .Set_RCO2(LEDR[1]),
13    .Pnt_reset(Sw[2]),
14    .Set_reset(Sw[1]),
15    .led7_pnt1_1({HEX6[0], HEX6[1], HEX6[2], HEX6[3], HEX6[4], HEX6[5], HEX6[6]}),
16    .led7_pnt1_2({HEX7[0], HEX7[1], HEX7[2], HEX7[3], HEX7[4], HEX7[5], HEX7[6]}),
17    .led7_pnt2_1({HEX4[0], HEX4[1], HEX4[2], HEX4[3], HEX4[4], HEX4[5], HEX4[6]}),
18    .led7_pnt2_2({HEX5[0], HEX5[1], HEX5[2], HEX5[3], HEX5[4], HEX5[5], HEX5[6]}),
19    .led7_set1({HEX2[0], HEX2[1], HEX2[2], HEX2[3], HEX2[4], HEX2[5], HEX2[6]}),
20    .led7_set2({HEX0[0], HEX0[1], HEX0[2], HEX0[3], HEX0[4], HEX0[5], HEX0[6]}),
21    .Mode15_25(Sw[6]),
22    .enable(Sw[5]),
23    .sel(Sw[4]),
24    .load(Sw[7]),
25    .Up_down(Sw[3]),
26    .iCLK(CLOCK_50),
27    .iRST_N(Sw[0]),
28    .LCD_DATA(LCD_DATA),
29    .LCD_RW(LCD_RW),
30    .LCD_EN(LCD_EN),
31    .LCD_RS(LCD_RS));
32 endmodule
```

Phần 4: THỬ NGHIỆM

Dưới đây là một số hình ảnh được chụp trong quá trình chạy sau khi chương trình đã được nạp xuống board DE2i-150:





Link youtube demo mạch:

<https://www.youtube.com/watch?v=YMtOaGZeGAU&feature=youtu.be&fbclid=IwAR2yLn7mCXLfmcWorJ7DGUJ5ADrLbLeB4S7dChm3etJVYKiywpv2E-EXokw>

Phần 5: KẾT LUẬN

Nhìn chung nhóm đã thực hiện được những yêu cầu của đề tài như đếm điểm lên/xuống, hiển thị điểm, thông báo đội chiến thắng cũng như tính năng backup khi tính điểm sai và hiển thị đội chiến thắng trên LCD. Tuy nhiên cũng có một số điểm chưa được hoàn thiện: chưa thể đồng bộ đếm điểm và set, hiển thị LCD còn đơn giản, chỉ backup được sau khi 1 đội chiến thắng,.. Những hạn chế đó nhóm em hi vọng sẽ khắc phục được trong những lần cải tiến sau.

Bảng phân chia công việc:

STT	MSSV	Họ và tên	Công việc	Mức độ hoàn thành
1	1712033	Võ Nguyễn Phi Long	Đóng góp ý tưởng, viết module, mô phỏng.	100%
2	1711754	Từ Nguyên Gia Khiêm	Đóng góp ý tưởng, tổng hợp module, nạp board, viết báo cáo.	100%