ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



BÁO CÁO BÀI TẬP LỚN

Môn: Thiết kế luận lý với Verilog HDL GVHD:

TS. Phạm Quốc Cường Thầy Ngô Đức Minh

Thành viên:

Võ Nguyễn Phi Long - 1712033
 Từ Nguyên Gia Khiêm - 1711754

MŲC LŲC

Phần 1. GIỚI THIỆU	1
Phần 2. THIẾT KẾ	2
Phần 3. HIỆN THỰC	3
Phần 4. THỦ NGHIỆM	20
Phần 5. KẾT LUẬN	22

Phần 1. GIỚI THIỆU

- 1. Đề tài 8: Xây dựng bảng tính điểm cho thi đấu bóng chuyền với các yêu cầu:
- Hiển thị điểm số set đang đấu, tỉ số set hiện tại;
- Cho phép điều chỉnh điểm (tăng, giảm);
- Thông báo đội chiến thắng khi chương trình phát hiện đội chiến thắng;
- Bonus: hiển thị tên đội và báo hiệu đội chiến thắng lên màn hình LCD.

2. Công cụ sử dụng:

- Phần mềm Quartus Prime Lite Edition.
- Phần mềm ModelSim Intel FPGA 10.5b (Quartus Prime 16.1).
- Board De2i 150.

Phần 2. THIẾT KẾ

Trong luật thi đấu bóng chuyền, mỗi trận đấu sẽ có tất cả 5 hiệp đấu (set). Trong mỗi set, đội nào ghi được nhiều hơn hoặc bằng 25 điểm và cách biệt 2 điểm với đối thủ thì đội đó sẽ giành chiến thắng ở set đó. Đội nào giành chiến thắng được 3 set trước sẽ là đội thắng cuộc. Trong trường hợp sau khi trải qua 4 set đầu mà tỉ số set của hai đội là 2-2 thì ở set đấu cuối cùng đội nào ghi được nhiều hơn hoặc bằng 15 điểm và cách biệt 2 điểm với đối thủ sẽ trở thành đội giành chiến thắng chung cuộc.

Để xây dựng một bảng tính điểm cho luật thi đấu bóng chuyền như trên, nhóm chúng em sẽ cần thiết kế những module con sau đây:

- **BackupPoint**: có chức năng đếm lên/xuống, chế độ đến 25 điểm (set thường) và 15 điểm (set thứ 5) theo tín hiệu mode25_15. Được hỗ trợ bởi module BackupDemo*.
 - ➤ **BackupDemo:** đếm điểm, backup điểm mỗi đội và thông báo nếu đội thắng set hiện tại.
- **BackupSet**: chức năng tương tự như module BackupPoint nhưng được áp dụng cho tính điểm set. (Do số set tối đa là 3 nên chưa nhóm nhận thấy chưa cần chức năng Backup như BackupPoint). Được hỗ trợ bởi module SetDemo*.
 - > SetDemo: đếm set của một đội và thông báo nếu đội đó thắng trận.
- **Led7_x2** có chức năng phân tách giá trị lớn hơn 4 bit của các số điểm thành những số có độ dài 4 bit để xuất ra led 7 đoạn.
- **decoder_led7** là module nhằm xuất các số điểm ra con led 7 đoạn.
- **LCD_controller** và **LCD_display** là hai module điều khiển việc hiển thị lên LCD 1602.
- CounterBackup giúp tổng hợp và kết nối tất cả các sub-module trên.
- **ASS_intf** là module gán chân các tín hiệu xuống board.

Phần 3. HIỆN THỰC

Nhóm chúng em sử dụng hai công cụ tổng hợp chính là ModelSim và Quartus để tiến hành hiện thực các module đã đề ra ở phần 2 bằng ngôn ngữ Verilog HDL. Dưới đây là những đoạn code chúng em đã viết cùng mô hình RTL sinh ra từ phần mềm Quartus:

1. Module BackupPoint:

- Code Verilog:

```
module BackupDemo( x_RCO, x, x_b, clk, clk_b, x_RCO_b, load, rst, comp, up_down, mode);
input clk, clk_b, load, rst, up_down, x_RCO_b, mode;
input [4:0]comp;
output reg [4:0]x;
output reg x_RCO;
output reg x_RCO;
output reg [4:0]x_b;
always @(x)
begin
if(mode) begin
if((x >= 25) & (x >= comp + 2)) x_RCO = 1;
else x_RCO = 0;
end
  23
4
5
6
7
8
9
10
11
12
13
                                          end
                                else if (!mode) begin

if((x >= 15) & (x >= comp + 2)) x_RCO = 1;

else x_RCO = 0;
14
15
16
17
                                          end
                                 else x_RCO = 0;
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
                    always@(posedge clk or posedge rst)
                                begin
if (rst) x <= 0;
                                       else begin

if (load) x <= x_b;

else if ((x < 31) & (up_down)) x <= x + 1;

else if ((x > 0) & (!up_down)) x <= x - 1;
                                                    else x \ll x;
                                end
                    always @(posedge rst)
          begin
                                 if(rst) x_b <= x;
33
                                 else x_b = x_b;
34
             endmodule
```

```
module BackupPoint(clk1, clk2, pnt1, pnt2, RCOpnt1, RCOpnt2, load, rstpnt, up_down, mode25_15);
input clk1, clk2, load, rstpnt, up_down, mode25_15;
wire [4:0] pnt1_b, pnt2_b;
output wire [4:0] pnt1, pnt2;
output wire RCOpnt1, RCOpnt2;

BackupDemo Point1( RCOpnt1, pnt1, pnt1_b, clk1, clk2, RCOpnt2, load, rstpnt, pnt2, up_down, mode25_15);
BackupDemo Point2( RCOpnt2, pnt2, pnt2_b, clk2, clk1, RCOpnt1, load, rstpnt, pnt1, up_down, mode25_15);
endmodule
```

- Thông số:


➤ BackupDemo:

- x_RCO: thông báo nếu đội thắng set hiện tại;
- x: điểm:
- x_b: biến phụ kiểu reg hỗ trợ backup;
- clk: tín hiệu xung clock của điểm đội nhà;
- clk_b: tín hiệu xung clock của đối thủ;
- x_RCO_b: tín hiệu RCO của đối thủ;
- load: tín hiệu cho phép backup;
- rst: tín hiệu reset (ưu tiên nhất);
- comp: điểm của đối thủ;
- up_down: tín hiệu đếm lên (1) hoặc xuống (0);
- mode: cho phép đếm theo set 25đ (1) hoặc 15đ (0);
- ➤ BackupPoint: (dễ dàng suy ra từ BackupDemo)


- Hoạt động:

- Diểm sẽ được đếm theo chế độ ưu tiên rst (reset) load (backup) clk(đếm);
- Nếu đội nhà có số điểm >= 25 và hơn đối thủ từ 2 điểm trở lên, tín hiệu RCO của đội nhà sẽ lên 1;
- Khi có tín hiệu rst (posedge) và RCO, tín hiệu x_b sẽ ghi lại giá trị của x;
- Khi có tín hiệu xung clk (posedge) và load, x sẽ được nạp lại giá trị cũ do x_b đang lưu trữ.

- Mô hình RTL:



- Kết quả mô phỏng




2. Module BackupSet:

- Thông số: Tương tự như BackupPoint, chỉ khác ở các điểm:
 - Không có backup;
 - ➤ Điểm tối đa là 3;
 - ➤ Khi điểm đội nhà là 3 và lớn hơn đối thủ thì RCO sẽ lên 1;
- Code Verilog:


```
module SetDemo( x_RCO, x, clk, rst, comp, up_down);
input clk, rst, up_down;
input [1:0]comp;
output reg [1:0]x;
 output reg_x_RCO;
     always @(x)
        begin
              if((x == 3) & (x > comp)) x_RCO = 1;
              else x_RCO = 0;
        end
    always @(posedge clk or posedge rst)
3
                if (rst) x <= 0;
else if (clk)
                begin
                    if ((x < 3) & (up\_down)) x <= x + 1;
                    else if ((x > 0) & (!up\_down)) x <= x - 1;
                    else x \ll x;
                end
                else x \ll x;
            end
 endmodule
```

```
module BackupSet(clk1, clk2, set1, set2, RCOset1, RCOset2, reset, up_down);
  input wire clk1, clk2, reset, up_down;
  output wire [1:0]set1, set2;
  output wire RCOset1, RCOset2;
  SetDemo Set1( RCOset1, set1, clk1, reset, set2, up_down);
  SetDemo Set2( RCOset2, set2, clk2, reset, set1, up_down);
endmodule
```

- Mô hình RTL:



- Kết quả mô phỏng:



3. Module Led7_x2:


- Thông số:
 - \rightarrow in0: điểm thi đấu (32 > n0 >= 0);
 - > out0_1: chữ số hàng chục của in0;
 - > out0_0: chữ số hàng đơn vị của in0;
 - ➤ Dùng phép chia lấy dư (%) để tính chữ số hàng đơn vị (out0_0) và phép toán (in0 – out0_0)/10;
 - ➤ in1, out1 0, out1 1 tương tự.

- Code Verilog:

```
module Led7_x2(out0_0, out0_1, out1_0, out1_1, in0, in1);
input[4:0] in0, in1;
output [3:0] out0_0, out0_1, out1_0, out1_1;

assign out0_0 = in0 %10;
assign out1_0 = in1 %10;
assign out0_1 = (in0 - out0_0)/10;
assign out1_1 = (in1 - out1_0)/10;
endmodule
```

Kết quả mô phỏng:




4. Module decoder_led7:

- Thông số:
 - ➤ Mode=1 (Cathode chung), khi ngõ ra bằng 1 thì led sáng, ngõ ra bằng 0 thì led tắt. Mode=0 (Anode chung) ngược lại. Dùng cấu trúc "CASE" để hiện thị led theo bcd_in.
 - ➤ Khi Enable = 1, điều chỉnh led tắt theo tín hiệu Mode.
 - Led mặc định hiển thị số "0";


- Code Verilog:

```
module decoder_led7(enable, sel, bcd_in, out_7seg);
  2
                   input enable, sel;
input [3:0]bcd_in;
                   output reg [6:0]out_7seg;
4
5
6
7
8
9
                   always @(sel) begin
if(sel) begin
          if(enable) out_7seg = 7'b00000000;
else case(bcd_in)
          4'b0000: out_7seg = 7'b1111110;
                                            4'b0001: out_7seg = 7'b0110000;
4'b0010: out_7seg = 7'b1101101;
4'b0011: out_7seg = 7'b1111001;
11
12
13
                                            4'b0100: out_7seg = 7'b0110011;
4'b0101: out_7seg = 7'b1011011;
4'b0110: out_7seg = 7'b1011111;
14
15
16
17
18
                                            4'b0111: out_7seg = 7'b111111;
4'b1001: out_7seg = 7'b11110100;
4'b1000: out_7seg = 7'b1111111;
4'b1001: out_7seg = 7'b1111011;
19
20
21
22
23
24
25
26
27
28
29
30
31
                                             default: out_7seg = 7'b1111110;
                                endcase
                          end
          F
                          if(~sel) begin //Common Anode
                               if(enable) out_7seg = 7'b1111111;
else case(bcd_in)
    4'b0000: out_7seg = 7'b0000001;
    4'b0001: out_7seg = 7'b1001111;
    4'b0011: out_7seg = 7'b0010010;
          ᆸ
                                            4'b0011: out_7seg = 7'b0010010;
4'b0101: out_7seg = 7'b0000110;
4'b0100: out_7seg = 7'b1001100;
4'b0101: out_7seg = 7'b0100100;
                                            4'b0110: out_7seg = 7'b0100000;
32
33
                                            4'b0111: out_7seg = 7'b0001111;
                                            4'b1000: out_7seg = 7'b0000000;
4'b1001: out_7seg = 7'b0000100;
default: out_7seg = 7'b0000001;
34
35
36
37
                                endcase
38
                          end
39
                   end
40
41
             endmodule
```

- Mô hình RTL:



- Kết quả mô phỏng:



5. Module LCD_controller:

- Code Verilog:

```
□module LCD_Controller ( // Host Side iDATA,iRS,
 2
                        iStart, oDone,
 4
                        iCLK, iRST_N,
                        // LCD Interface
 5
                        LCD_DATA,
 6
7
8
                        LCD_RW,
                        LCD_EN,
 9
                                 );
                        LCD_RS
                                                    47
                                                         ڧ
                                                             begin
10
      // CLK
                                                                 48
11
12
      parameter
                  CLK_Divide = 16;
                                                    49
                                                                 preStart<= iStart;
                                                    50
                                                                 if({preStart,iStart}==2'b01)
      // Host Side
input [7:0] iDATA;
input iRS,iStart;
13
                                                    51
                                                                 begin
                                                         14
                                                    52
                                                                   mStart <= 1'b1;
15
                                                    53
                                                                   oDone <= 1'b0;
      input iCLK,iRST_N;
16
                                                    54
                                                                 end
17
      output
              reg
                        oDone;
                                                                 55
      // LCD Interface
18
                                                    56
19
      output
              [7:0] LCD_DATA;
                                                    57
20
21
22
23
                                                         ڧ
                                                                 begin
               reg LCD_EN;
      output
                                                    58
                                                         case(ST)
      output
                     LCD_RW;
                                                    59
                                                                   0: ST <= 1; // Wait Setup</pre>
                                                         output
                     LCD_RS;
      // Internal Register
                                                    60
                                                                   1: begin
24
25
26
               [4:0] Cont;
[1:0] ST;
                                                    61
                                                                          LCD_EN <= 1'b1;
      reg
      reg
                                                    62
                                                                          ST.
                                                                               <= 2;
               preStart, mStart;
      reğ
                                                    63
                                                                       end
27
28
                                                    64
                                                         ₿
                                                                   2: begin
      if(Cont<CLK_Divide)
                                                    65
29
                                                    66
                                                                          Cont <= Cont+1;
30
                                                    67
                                                                          else
                       = 1'b0;
31
      assign
               LCD_RW
                                                    68
                                                                          ST
                                                                                <= 3;
                          = iRS;
32
      assign
               LCD_RS
                                                    69
                                                                       end
      33
                                                         70
                                                                    3: begin
34
                                                                                  <= 1'b0;
                                                    71
                                                                          LCD_EN
35
      always@(posedge iCLK or negedge iRST_N)
                                                    72
73
                                                                          mStart <= 1'b0;
36
    ⊟begin
                                                                          oDone <= 1'b1;
37
         if(!iRST_N)
                                                    74
                                                                          Cont \leq 0;
38
39
         begin
    Ė
                                                                                <= 0;
                                                    75
            oDone <= 1'b0;
LCD_EN <= 1'b0;
preStart<= 1'b0;
                                                                          ST
                                                    76
                                                                       end
40
                                                    77
                                                                   endcase
41
                                                                end
42
            mStart <= 1'b0;
                                                    78
                                                    79
                                                             end
43
            Cont \leq 0;
                                                    80
                                                          end
44
            ST
                  <= 0;
45
         end
                                                    81
                                                           endmodule
                                                    82
46
         else
         begin
47
    83
```

6. Module LCD_display:

- Code Verilog:

```
2
                             // Host Side
 3
                             iclk, iRST_N,
 4
                             // LCD Side
 5
                             LCD_DATA,LCD_RW,LCD_EN,LCD_RS );
 6
      // Host Side
 7
      input
                iCLK, iRST_N;
 8
                win1, win2;
      input
 9
      // LCD Side
                [7:0] LCD_DATA;
10
      output
11
      output
                      LCD_RW,LCD_EN,LCD_RS;
12
      // Internal Wires/Registers
             [5:0]
[8:0]
[5:0]
13
                      LUT_INDEX:
      req
14
      reg
                      LUT_DATA;
15
      reg
                      mLCD_ST;
16
             [17:0]
                      mDLY;
      reg
17
                      mLCD_Start;
      reg
18
             [7:0]
                      mLCD_DATA;
      reg
19
                      mLCD_RS;
      rea
20
      wire
                      mLCD_Done;
21
22
                   LCD_INTIAL
                                 = 0;
      parameter
23
                                 = 5;
      parameter
                   LCD_LINE1
24
      parameter
                   LCD_CH_LINE
                                 = LCD_LINE1+16;
25
                   LCD_LINE2
                                 = LCD_LINE1+16+1;
      parameter
26
                   LUT_SIZE
                                 = LCD_LINE1+32+1;
      parameter
27
28
      always@(posedge iCLK or negedge iRST_N)
29
     ⊟begin
30
          if(!iRST_N)
31
     ⊟
         begin
32
             LUT_INDEX
                         <= 0;
33
                         <= 0:
             mLCD_ST
34
                         <= 0;
             mDLY.
35
             mLCD_Start
                         <= 0;
             MLCD_DATA
36
                         <= 0;
37
            mLCD_RS
                         <= 0:
38
         end
39
         else
40
         begin
     ⊟
41
             if(LUT_INDEX<LUT_SIZE)
42
    begin
43
                case(mLCD_ST)
    44
                begin
    45
                                   <= LUT_DATA[7:0];
                      mLCD_DATA
46
                      mLCD_RS
                                   <= LUT_DATA[8];
47
                      mLCD_Start
                                   <= 1;
```

```
48
                         MLCD_ST <= 1;
49
                      end
50

    begin

     \boldsymbol{\exists}
51
                         if(mLCD_Done)
52
                         begin
     oldsymbol{\Xi}
53
                             mLCD_Start
                                           <= 0;
54
                                           <= 2:
                             mLCD ST
55
                         end
56
                     end
                  2: begin
57
     曰
58
                         if(mDLY<18'h3FFFE)</pre>
59
                         mDLY <= mDLY+1;
60
                         else
61
     П
                         begin
62
                             mDLY <= 0;
63
                             MLCD_ST <= 3;
64
                         end
65
                      end
66
                  3: begin
     Ė
67
                         LUT_INDEX
                                       <= LUT_INDEX+1;
68
                         MLCD\_ST <= 0;
69
                      end
70
                  endcase
71
              end
72
           end
73
       end
74
75
       always
76
     ⊟begin
77
      | if({win1, win2} == 2'b10)
78
     ⊟begin
79
           case(LUT_INDEX)
     \blacksquare
80
           // Initial
                             LUT_DATA <= 9'h038;
81
           LCD_INTIAL+0:
                             LUT DATA <= 9'h00c:
82
           LCD INTIAL+1:
83
                             LUT_DATA \leq 9'h001;
           LCD_INTIAL+2:
84
                             LUT_DATA <= 9'h006:
           LCD_INTIAL+3:
85
           LCD_INTIAL+4:
                             LUT_DATA \leftarrow 9'h080;
86
           // Line 1
87
                             LUT DATA <= 9'h120:
           LCD LINE1+0:
                                                      //T
                             LUT_DATA <= 9'h154;
88
           LCD_LINE1+1:
                                                      //e
89
           LCD_LINE1+2:
                             LUT_DATA \leq 9'h165;
                                                      //a
90
           LCD_LINE1+3:
                             LUT_DATA \leftarrow 9'h161;
91
                             LUT_DATA \leftarrow 9'h16D;
                                                      //m
           LCD_LINE1+4:
                             LUT_DATA <= 9'h131;
92
                                                      //1
           LCD_LINE1+5:
93
                             LUT_DATA \leftarrow 9'h120;
           LCD_LINE1+6:
                             LUT_DATA <= 9'h1B0;
94
           LCD_LINE1+7:
```

```
95
            LCD LINE1+8:
                             LUT DATA <= 9'h120:
                                                     //T
 96
                             LUT DATA <= 9'h154:
            LCD LINE1+9:
                                                     //e
 97
                             LUT_DATA <= 9'h165;
            LCD LINE1+10:
 98
            LCD_LINE1+11:
                             LUT_DATA \leftarrow 9'h161;
                                                     //a
 99
            LCD_LINE1+12:
                             LUT_DATA <= 9'h16D;
                                                     //m
100
                             LUT_DATA <= 9'h132;
            LCD_LINE1+13:
                                                     //2
101
            LCD_LINE1+14:
                             LUT_DATA \leftarrow 9'h120;
102
            LCD LINE1+15:
                             LUT_DATA \leq 9'h120;
103
            // Change Line
104
            LCD_CH_LINE:
                             LUT_DATA \leq 9'h0c0;
            // Line 2
105
                             LUT_DATA <= 9'h120:
106
            LCD_LINE2+0:
                                                     //W
                             LUT_DATA \leftarrow 9'h157;
107
            LCD_LINE2+1:
                                                     //i
                             LUT_DATA <= 9'h169;
108
            LCD_LINE2+2:
109
            LCD_LINE2+3:
                             LUT DATA <= 9'h16E:
                                                     //n
                                                     //n
110
                             LUT_DATA <= 9'h16E;
            LCD_LINE2+4:
                                                     //e
111
            LCD_LINE2+5:
                             LUT DATA <= 9'h165:
112
                             LUT_DATA \leftarrow 9'h172;
                                                     //r
            LCD_LINE2+6:
113
                             LUT_DATA \leq 9'h120;
            LCD_LINE2+7:
                             LUT_DATA <= 9'h120;
114
            LCD_LINE2+8:
115
            LCD LINE2+9:
                             LUT DATA <= 9'h120:
116
                             LUT DATA <= 9'h120:
            LCD LINE2+10:
117
            LCD_LINE2+11:
                             LUT_DATA \leftarrow 9'h120;
                             LUT_DATA <= 9'h120:
            LCD_LINE2+12:
118
                             LUT_DATA <= 9'h120;
119
            LCD_LINE2+13:
120
                             LUT_DATA \leftarrow 9'h120;
            LCD_LINE2+14:
121
            LCD_LINE2+15:
                             LUT_DATA \leftarrow 9'h120;
122
            default:
                             LUT DATA <= 9'h120:
123
            endcase
124
        end.
        else if(\{win1, win2\} == 2'b01)
125
126
      ⊟begin
127
            case(LUT_INDEX)
      \blacksquare
128
            // Initial
                             LUT_DATA <= 9'h038;
129
            LCD_INTIAL+0:
130
                             LUT_DATA \leftarrow 9'h00c;
            LCD_INTIAL+1:
                             LUT_DATA <= 9'h001;
131
            LCD_INTIAL+2:
                             LUT_DATA <= 9'h006;
132
            LCD_INTIAL+3:
133
                             LUT_DATA \leq 9'h080;
            LCD_INTIAL+4:
134
            // Line 1
135
                             LUT DATA <= 9'h120:
            LCD LINE1+0:
136
            LCD_LINE1+1:
                             LUT_DATA \leftarrow 9'h154;
137
            LCD_LINE1+2:
                             LUT_DATA \leftarrow 9'h165;
                                                     //e
                             LUT_DATA <= 9'h161;
                                                     //a
138
            LCD_LINE1+3:
139
                             LUT_DATA \leftarrow 9'h16D;
                                                     //m
            LCD_LINE1+4:
140
                             LUT_DATA \leftarrow 9'h131;
                                                     //1
            LCD_LINE1+5:
141
                             LUT DATA <= 9'h120:
            LCD LINE1+6:
```

```
142
                             LUT DATA \leftarrow 9'h1B0:
            LCD LINE1+7:
143
                             LUT DATA <= 9'h120:
            LCD_LINE1+8:
                             LUT_DATA \leftarrow 9'h154;
144
                                                      //T
            LCD LINE1+9:
145
            LCD_LINE1+10:
                             LUT_DATA <= 9'h165;
                                                      //e
                                                      //a
                             LUT_DATA \leq 9'h161;
146
            LCD_LINE1+11:
                                                      //m
147
                             LUT_DATA \leftarrow 9'h16D;
            LCD_LINE1+12:
148
            LCD_LINE1+13:
                             LUT DATA <= 9'h132:
                                                      //2
                             LUT_DATA \leftarrow 9'h120;
149
            LCD_LINE1+14:
150
            LCD LINE1+15:
                             LUT_DATA \leq 9'h120;
            // Change Line
151
152
            LCD_CH_LINE:
                             LUT_DATA \leq 9'h0c0;
153
            // Line 2
154
            LCD_LINE2+0:
                             LUT DATA <= 9'h120:
                             LUT_DATA <= 9'h120:
155
            LCD_LINE2+1:
156
                             LUT DATA <= 9'h120:
            LCD LINE2+2:
                             LUT_DATA \leftarrow 9'h120;
157
            LCD_LINE2+3:
                             LUT_DATA \leftarrow 9'h120:
158
            LCD_LINE2+4:
                             LUT_DATA \leftarrow 9'h120;
159
            LCD_LINE2+5:
160
                             LUT DATA <= 9'h120:
            LCD LINE2+6:
                             LUT_DATA <= 9'h120;
161
            LCD_LINE2+7:
                             LUT DATA <= 9'h120:
162
            LCD LINE2+8:
                             LUT_DATA <= 9'h157;
                                                      //w
163
            LCD_LINE2+9:
164
                             LUT_DATA <= 9'h169;
            LCD_LINE2+10:
                             LUT_DATA <= 9'h16E;
                                                      //n
165
            LCD_LINE2+11:
                             LUT_DATA \leftarrow 9'h16E;
166
            LCD_LINE2+12:
                                                      //n
167
                             LUT_DATA \leftarrow 9'h165;
                                                      //e
            LCD_LINE2+13:
168
            LCD_LINE2+14:
                             LUT_DATA \leftarrow 9'h172;
                                                      //r
                             LUT_DATA <= 9'h120:
169
            LCD_LINE2+15:
170
            default:
                             LUT_DATA <= 9'h120;
171
            endcase.
172
       end
        else
173
            case(LUT_INDEX)
174
      Θ
175
            // Initial
                             LUT_DATA \leftarrow 9'h038;
176
            LCD_INTIAL+0:
                             LUT DATA \leftarrow 9'h00c:
177
            LCD INTIAL+1:
178
            LCD_INTIAL+2:
                             LUT_DATA \leftarrow 9'h001;
179
                             LUT_DATA \leftarrow 9'h006;
            LCD_INTIAL+3:
180
            LCD_INTIAL+4:
                             LUT_DATA \leq 9'h080;
181
            // Line 1
            LCD_LINE1+0:
182
                             LUT DATA <= 9'h120:
                             LUT DATA <= 9'h154:
183
            LCD LINE1+1:
                                                      //e
184
            LCD_LINE1+2:
                             LUT_DATA \leftarrow 9'h165;
                             LUT_DATA <= 9'h161:
185
                                                      //a
            LCD_LINE1+3:
                                                      //m
                             LUT_DATA <= 9'h16D;
186
            LCD_LINE1+4:
                             LUT_DATA <= 9'h131;
187
                                                      //1
            LCD_LINE1+5:
                             LUT_DATA \leftarrow 9'h120;
188
            LCD_LINE1+6:
```


```
189
                             LUT_DATA \leftarrow 9'h1B0;
           LCD_LINE1+7:
190
           LCD_LINE1+8:
                             LUT DATA <= 9'h120:
                             LUT_DATA \leftarrow 9'h154;
191
           LCD_LINE1+9:
192
           LCD_LINE1+10:
                             LUT_DATA \leftarrow 9'h165;
                                                     //e
                             LUT DATA <= 9'h161:
193
            LCD_LINE1+11:
                                                     //a
                             LUT_DATA <= 9'h16D:
194
           LCD_LINE1+12:
                                                     //m
                             LUT_DATA \leftarrow 9'h132;
                                                     //2
195
           LCD_LINE1+13:
                             LUT_DATA <= 9'h120;
196
           LCD_LINE1+14:
           LCD_LINE1+15:
                             LUT_DATA \leftarrow 9'h120;
197
198
            // Change Line
199
           LCD_CH_LINE:
                             LUT_DATA \leq 9'h0c0;
200
            // Line 2
201
           LCD_LINE2+0:
                             LUT DATA <= 9'h120:
                             LUT_DATA \leftarrow 9'h120;
202
           LCD_LINE2+1:
203
                             LUT_DATA \leq 9'h120;
           LCD_LINE2+2:
                             LUT DATA <= 9'h120:
204
           LCD LINE2+3:
205
           LCD_LINE2+4:
                             LUT_DATA \leq 9'h120;
                             LUT_DATA \leftarrow 9'h120;
206
           LCD LINE2+5:
                             LUT_DATA <= 9'h120:
207
           LCD_LINE2+6:
208
           LCD_LINE2+7:
                             LUT_DATA \leq 9'h120;
                             LUT DATA <= 9'h120:
209
           LCD_LINE2+8:
210
                             LUT_DATA \leftarrow 9'h120;
           LCD_LINE2+9:
                             LUT_DATA <= 9'h120:
211
           LCD_LINE2+10:
                             LUT DATA <= 9'h120:
212
           LCD_LINE2+11:
213
                             LUT_DATA <= 9'h120:
           LCD_LINE2+12:
                             LUT_DATA <= 9'h120:
214
           LCD_LINE2+13:
                             LUT_DATA \leftarrow 9'h120;
215
           LCD_LINE2+14:
                             LUT_DATA \leftarrow 9'h120;
216
           LCD_LINE2+15:
                             LUT_DATA <= 9'h120:
217
            default:
218
            endcase
219
        end
220
221
      ⊟LCD_Controller
                                uO ( // Host Side
222
                                 .iDATA(mLCD_DATA),
223
                                 .iRS(mLCD_RS),
224
                                 .iStart(mLCD_Start),
225
                                 .oDone(mLCD_Done),
226
                                 .icLK(icLK).
227
                                 .iRST_N(iRST_N),
228
                                // LCD Interface
229
                                .LCD_DATA(LCD_DATA),
230
                                .LCD_RW(LCD_RW),
                                .LCD_EN(LCD_EN),
231
232
                                .LCD_RS(LCD_RS)
                                                     ):
233
234
        endmodule
```

7. Module Counter_Backup:

Code Verilog:

```
3
  4
5
              input wire Pnt_clk1, Pnt_clk2, Set_clk1, Set_clk2, Pnt_reset, Set_reset, Mode15_25, enable, sel, load, Up_down;
             input wire iCLK, iRST_N;
wire [4:0] Pnt1, Pnt2;
wire [1:0] Set1, Set2;
wire [3:0] Pnt1_1, Pnt1_2, Pnt2_1, Pnt2_2;
  67
  8
              output wire Set_RCO1, Set_RCO2;
output wire [7:0] LCD_DATA;
11
              output wire LCD_RW, LCD_EN, LCD_RS;
12
13
             output wire LCD_RW, LCD_EN, LCD_RS;
output wire Pnt_RCO1, Pnt_RCO2;
output wire [6:0]led7_pnt1_1, led7_pnt1_2,led7_pnt2_1, led7_pnt2_2, led7_set1, led7_set2;
BackupPoint Counter_Backup_Point(Pnt_clk1, Pnt_clk2, Pnt1, Pnt2, Pnt_RCO1, Pnt_RCO2, load, Pnt_reset, Up_down, Mode15_25);
BackupSet Counter_Backup_set(set_clk1, set_clk2, set1, set2, set_RCO1, set_RCO2, set_reset, Up_down);
Led7_x2 Led7_ass(Pnt1_1, Pnt1_2, Pnt2_1, Pnt2_2, Pnt1, Pnt2);
decoder_led7 Pnt_1_2(enable, sel, Pnt1_2, led7_pnt1_2);
decoder_led7 Pnt_1_1(enable, sel, Pnt2_1, led7_pnt1_1);
decoder_led7 Pnt_2_1(enable, sel, Pnt2_1, led7_pnt2_1);
decoder_led7 Pnt_2_2(enable, sel, Pnt2_2, led7_pnt2_2);
decoder_led7 Set_1(enable, sel, Set1, led7_set1);
14
15
16
17
18
19
20
21
             decoder_led7 Set_1(enable, se1, Set1, led7_Set1);
decoder_led7 Set_2(enable, se1, Set2, led7_Set2);
LCD_display lcd(Set_RCO1, Set_RCO2, iCLK, iRST_N, LCD_DATA, LCD_RW, LCD_EN, LCD_RS);
22 23
24
25
              endmodule
```

- Mô hình RTL:



8. Module ASS intf:


Code Verilog:

Phần 4: THỬ NGHIỆM

Dưới đây là một số hình ảnh được chụp trong quá trình chạy sau khi chương trình đã được nạp xuống board DE2i-150:







Link youtube demo mach:

 $\frac{https://www.youtube.com/watch?v=YMtOaGZeGAU\&feature=youtu.be\&fbclid=I\\wAR2yLn7mCXLfmCWorJ7DGUJ5ADrLbLeB4S7dChm3etJVYKiywpv2E-\\EXokw$

Phần 5: KẾT LUẬN

Nhìn chung nhóm đã thực hiện được những yêu cầu của đề tài như đếm điểm lên/xuống, hiển thị điểm, thông báo đội chiến thắng cũng như tính năng backup khi tính điểm sai và hiển thị đội chiến thắng trên LCD. Tuy nhiên cũng có một số điểm chưa được hoàn thiện: chưa thể đồng bộ đếm điểm và set, hiển thị LCD còn đơn giản, chỉ backup được sau khi 1 đội chiến thắng,.. Những hạn chế đó nhóm em hi vọng sẽ khắc phục được trong những lần cải tiến sau.

Bảng phân chia công việc:

STT	MSSV	Họ và tên	Công việc	Mức độ hoàn thành
1	1712033	Võ Nguyễn Phi Long	Đóng góp ý tưởng, viết module, mô phỏng.	100%
2	1711754	Từ Nguyên Gia Khiêm	Đóng góp ý tưởng, tổng hợp module, nạp board, viết báo cáo.	100%