

Especificaciones Técnicas: OpenSourceSDRLab 7020-AD9361 (PlutoSDR Avanzado)

Ingeniería de Radiofrecuencia

4 de mayo de 2026

Índice

1. Ganancias	2
2. Filtros Hardware y Procesamiento	2
3. Rangos de Frecuencia	2
4. Sample Rate y Resolución	2
5. Correcciones IQ & DC	3
6. Conectores y Entradas	3
7. Límites de Operación Seguros	3
8. Clock y Sincronización Avanzada (MIMO)	4
9. LEDs Indicadores	4
10. Interfaces de Expansión (JTAG y GPIO)	4

1. Ganancias

Gestionadas a través de la API `libiio` (Linux Industrial I/O), la cual controla directamente las cadenas de radio del AD9361 y el hardware adicional integrado en esta placa:

- **RX Gain (AD9361):** Rango de 0 a 73 dB. Puede operar en MGC (Manual Gain Control) o mediante AGC (Automático) con perfiles Fast, Slow o Hybrid. Afecta al LNA, mezclador y filtros TIA integrados.
- **TX Attenuation (AD9361):** Atenuación ajustable digitalmente de 0 a -89.75 dB en pasos finos de 0.25 dB.
- **PA Integrado (Hardware Externo):** A diferencia del PlutoSDR oficial, esta placa incorpora un amplificador de potencia (PA) en la cadena de transmisión.

El control directo de encendido/apagado del PA depende de la configuración de los pines GPIO habilitados en el firmware modificado. Por defecto, incrementa significativamente la potencia de salida respecto a los ≈ 0 dBm nativos del AD9361.

2. Filtros Hardware y Procesamiento

- **Procesamiento Analógico (AD9361):** Filtros paso bajo (LPF) de impedancia transimpedancia (TIA) y de banda base, altamente configurables en tiempo real para evitar aliasing y limitar el ancho de banda del canal analógico (de 200 kHz a 56 MHz).
- **Filtrado Digital Integrado (AD9361):** Bloques de filtros FIR de 128 taps y filtros CIC para interpolación/decimación antes de enviar muestras al SoC.
- **SoC y FPGA (Xilinx Zynq XC7Z020-CLG400):** Este es el mayor salto respecto al PlutoSDR (que usa el 7010). El 7020 ofrece ≈ 3 veces más celdas lógicas (85k vs 28k), permitiendo cargar bitstreams personalizados complejos (ej. modems completos en VHDL/Verilog) y usar la placa emulando un entorno ZEDBOARD + FMCOMMS2/3.

3. Rangos de Frecuencia

- **Rango Operativo:** 70 MHz a 6.0 GHz.
- **Ancho de Banda Instantáneo:** Hasta 56 MHz.
- **Nota de Hardware:** La placa utiliza un transceptor AD9361 (o un AD9363 desbloqueado por software oficial para comportarse como 9361), lo que elimina los cuellos de botella de calibración de las versiones comerciales económicas que operan solo entre 325 MHz y 3.8 GHz.

4. Sample Rate y Resolución

Impulsado por los convertidores internos del AD9361 y la mejora a **1 GB de RAM DDR3** (el doble del PlutoSDR original).

Arquitectura	Resolución ADC/DAC	Sample Rate máx.	Interfaces Host
2T2R (MIMO dual)	12-bit	61.44 MS/s	USB 2.0 / Gigabit Ethernet

Nota de caudal de datos: El PlutoSDR estándar se satura rápidamente en USB 2.0 (límite práctico ≈ 15 MS/s). El uso de la interfaz **Gigabit Ethernet** incluida en esta placa permite sostener tasas de muestreo muy superiores en modo red, acercándose al límite del chip RF.

5. Correcciones IQ & DC

- **Calibración Interna:** El transceptor AD9361 posee máquinas de estado internas que realizan rastreo y corrección automática de DC Offset (Tx y Rx) y de desbalance de cuadratura (QEC).
- **Fase BIST (Built-In Self Test):** Las calibraciones se ejecutan durante la inicialización y pueden ser forzadas a re-ejecutarse por la API `libiio` en caso de cambios drásticos de temperatura.

6. Conectores y Entradas

Conector	Función		Especificación
Gigabit Ethernet	Red y Control de alta vel.		RJ45. Ideal para streaming continuo pesado. (Atención: algunas imágenes de firmware deshabilitan el USB al usar Ethernet).
Micro-USB	/	Alimentación y OTG	Conexión clásica para modo gadget (RNDIS) o periféricos USB.
Type-C			
RF (SMA) $\times 4$	TX1, TX2, RX1, RX2		50 Ω . Habilita topologías MIMO 2×2 simultáneas.
REF CLK (SMA)	Reloj de Referencia		Entrada para inyectar 10 MHz o 40 MHz de alta precisión (GPSDO).
LO IN (SMA)	Oscilador Local Externo		Entrada de fase para coherencia estricta entre múltiples placas.
JTAG	Depuración	FPGA / UART	Expuesto explícitamente. Incluye líneas serie de consola de arranque.

7. Límites de Operación Seguros

Advertencias críticas — Frontend y Modificaciones de Hardware

- **Potencia máxima en RX:** No exceder **+2.5 dBm** teóricos (recomendado 0 dBm máximo) en los puertos RX1/RX2 para proteger los LNAs del AD9361.
- **Bucle TX-RX cerrado (Loopback):** Dado que esta placa **incorpora un PA en la transmisión**, el puerto TX enviará mucha más energía que un Pluto convencional. Usar atenuadores de al menos 40–50 dB en pruebas directas.
- **Voltajes de Referencia:** Asegurar que la inyección de señales en REF CLK y LO IN cumplan con los voltajes tolerables (típicamente lógicas de 1.8V o capacitivamente acopladas).
- **Disipación de Calor:** El Zynq 7020 y el AD9361 generan calor significativo, especialmente bajo MIMO y alta tasa de muestreo. Requiere disipador térmico y caja de aluminio o ventilación forzada.

8. Clock y Sincronización Avanzada (MIMO)

- A diferencia del diseño original básico, esta placa de OpenSourceSDRLab introduce **entradas explícitas de REF CLK y LO (Local Oscillator)**.
- **Coherencia de Fase (Phase Coherence):** Conectar el mismo Oscilador Local (LO) a varias placas 7020-AD9361 permite sincronizarlas para formar arreglos de antenas de mayor escala (4×4 , 8×8), algo fundamental en investigación de radares phased-array o Beamforming (para lo cual se usa MATLAB o GNU Radio).

9. LEDs Indicadores

LED	Función	Estado normal
PWR	Alimentación	Fijo tras encender la unidad.
DONE	FPGA Boot Status	Enciende cuando el Zynq carga correctamente el bitstream del firmware.
TX/RX	Actividad de radio	Parpadean/Fijos indicando operación de los puertos del AD9361.
ETH Link	Puerto Gigabit	Señalización estándar RJ45 (Link/Act).

10. Interfaces de Expansión (JTAG y GPIO)

Puerto JTAG Multipropósito

El fabricante expuso este puerto explícitamente para facilitar el desarrollo "Bare-metal" (sin Linux) o para acelerar simulaciones HDL:

- Permite cargar código al ARM Cortex-A9 dual-core o al FPGA sin pasar por el sistema operativo.
- Incorpora pines para la consola UART, usada para el diagnóstico del U-Boot durante el arranque y configuración de IPs.

Expansión de GPIO

Se han introducido encabezados con múltiples pines GPIO conectados directamente a la lógica de la FPGA (banco de pines del XC7Z020). Ideales para:

- Controlar amplificadores externos adicionales.
- Sincronizar relés y llaves de transmisión/recepción (T/R switches).
- Disparos (triggers) de hardware hacia/desde otros equipos de laboratorio.