

Especificaciones Técnicas: Ettus USRP N210

Ingeniería de Radiofrecuencia

4 de mayo de 2026

Índice

1. Ganancias	2
2. Filtros Hardware	2
3. Rangos de Frecuencia	2
4. Sample Rate y Resolución	2
5. Correcciones IQ & DC	3
6. Conectores y Entradas	3
7. Límites de Operación Seguros	3
8. Clock y Sincronización	4
9. LEDs Indicadores	4
10. Interfaces de Expansión (GPIO y Control)	5

1. Ganancias

Controladas a través del USRP Hardware Driver (UHD). Dependen directamente de la tarjeta hija (Daughterboard) instalada (ej. UBX, CBX, SBX):

- **Ganancia Global RX:** `usrp->set_rx_gain()` — El rango y los pasos dependen de la tarjeta. En una UBX-40 típica, va de 0 a 31.5 dB.
- **Ganancia Global TX:** `usrp->set_tx_gain()` — En una UBX-40, típicamente de 0 a 31.5 dB.
- **Elementos Específicos (PGA/VGA):** `usrp->set_rx_gain(val, "PGA0")` — Permite ajustar etapas de amplificación individuales si la tarjeta hija lo soporta.

Nota: Para maximizar el rango dinámico sin saturar el ADC (14-bit), se debe monitorizar el indicador de clipping en UHD (0 para overruns, aunque la saturación analógica requiere observar el espectro en banda base).

2. Filtros Hardware

- **Filtros Analógicos (Daughterboard):** Filtros paso bajo (LPF) o paso banda configurados automáticamente por UHD según la frecuencia y el ancho de banda analógico solicitado (`set_rx_bandwidth()`).
- **Procesamiento Digital (FPGA Spartan 3A-DSP 3400):**
Implementa DDC (Digital Down Converter) en RX y DUC (Digital Up Converter) en TX con resolución de 25 MHz. Maneja la decimación e interpolación desde el reloj maestro fijo de 100 MHz de la tarjeta madre, utilizando filtros CIC seguidos de filtros FIR compensadores (half-band) para evitar aliasing.

3. Rangos de Frecuencia

- **Rango Base (Motherboard):** DC a 100 MHz. Maneja señales de banda base o IF pura directamente si se usan tarjetas LFRX/LFTX.
- **Rango RF (Depende de la Daughterboard):**
 - **UBX-40:** 10 MHz a 6 GHz.
 - **CBX:** 1.2 GHz a 6 GHz.
 - **SBX:** 400 MHz a 4.4 GHz.
- La tarjeta madre permite un ajuste fino digital en el FPGA (*DSP tuning*) usando COR-DICs, lo que permite cambios de frecuencia casi instantáneos sin el retardo de estabilización del PLL del sintetizador RF.

4. Sample Rate y Resolución

Limitado por la interfaz Gigabit Ethernet y los convertidores de la tarjeta madre: ADC de 100 MS/s (14-bit) y DAC de 400 MS/s (16-bit). El reloj maestro de la tarjeta es **fijo a 100 MHz** — a diferencia de otros USRP, no es configurable por el usuario.

Nota: Usar formato de cable `sc8` (`otw_format`) permite duplicar el ancho de banda perdiendo resolución dinámica, expandiendo la señal de nuevo a 16 o 32 bits flotantes en el PC host.

Formato	Resolución I/Q	Sample Rate máx.	Ancho de banda
sc16 (Estándar)	16-bit	25 MS/s	25 MHz observables
sc8 (Alta vel.)	8-bit	50 MS/s	50 MHz observables
sc16 (MIMO)	16-bit	≤ 12.5 MS/s/ch	2 canales; límite práctico por ancho de banda

5. Correcciones IQ & DC

- **DC Offset & LO Leakage:** UHD realiza rastreo dinámico y cancelación de DC por defecto en la FPGA.
- **Desbalance I/Q:**

Aunque se mitiga por hardware, el desbalance I/Q en el frontend RF requiere calibración para aplicaciones críticas. Utilizar las utilidades `uhd_cal_rx_iq_balance` y `uhd_cal_tx_iq_balance` para generar y guardar los parámetros de compensación en la EEPROM.

6. Conectores y Entradas

Conector	Función	Especificación
Gigabit Ethernet	Datos	RJ45, 1000BASE-T. MTU 1500 recomendado (9000 para Jumbo). IP por defecto: 192.168.10.2.
Alimentación	Corriente DC	6 V DC (fuente incluida: 3 A máx.). Consumo típico: 1.3 A en idle, 2.3 A con WBX.
REF IN (SMA)	Clock de referencia	10 MHz. Nivel recomendado: 0 a +15 dBm. Onda cuadrada preferible; senoide aceptable.
PPS IN (SMA)	Trigger / sincronización	Pulso por segundo (1 PPS). Acepta TTL 0–3.3 V y 0–5 V.
MIMO Cable	Interconexión N210s	Comparte reloj y datos entre maestro y esclavo. Forma un sistema 2×2 coherente.
RF (SMA)	TX/RX (en Daughter-board)	50 Ω . Puertos TX/RX y RX2 según DB instalada.

7. Límites de Operación Seguros

Advertencias críticas — La N210 y sus tarjetas hijas son sensibles

- **Potencia máxima en RX:** No superar **+15 dBm** en el puerto RF de ninguna daughterboard (menos en algunas como la WBX). Daño permanente al LNA garantizado por encima de este umbral. Para linealidad óptima, mantener por debajo de -15 dBm.
- **Loopback TX→RX:** Nunca conectar TX directo a RX sin un atenuador de al menos 30 dB. La potencia de salida típica con una WBX ronda los **+15 dBm** — no los +20 dBm que puede indicar alguna fuente no oficial. El valor depende de la daughterboard y la frecuencia.

- **Carga Térmica:** El ventilador debe estar operativo. El chasis disipa el calor del ADC, DAC y el FPGA. No obstruir las ranuras laterales.
- **Voltajes de Sincronización:** No inyectar más de +15 dBm en REF IN. PPS IN acepta máximo 5 V TTL.

8. Clock y Sincronización

- **Reloj Interno (TCXO):** Oscilador de referencia de **2.5 ppm**, activo por defecto. El reloj maestro de la tarjeta madre es fijo a 100 MHz y no es configurable por el usuario.
- **GPSDO (Opcional):** Si se instala el módulo GPS disciplinado, mejora la precisión a **0.01 ppm**. UHD lo detecta automáticamente; requiere grabar un valor en la EEPROM para confirmarlo: `usrp_burn_mb_eeprom --values="gpsdo=internal"`.
- **Reloj Externo:** Señal de 10 MHz a través del SMA frontal (REF IN). Configurar en UHD con `usrp->set_clock_source(.external)`. Onda cuadrada ofrece mejor ruido de fase; senoide es aceptable.
- **Sincronización de Tiempo (1 PPS):** Fundamental para alinear capturas de múltiples N210 en el dominio del tiempo. Configurar con `usrp->set_time_source(.external)` junto con `set_time_next_pps()`.
- **Cable MIMO:** Permite que un USRP (esclavo) comparta el reloj maestro y la red Ethernet de otro USRP (maestro). En el dispositivo esclavo: `usrp->set_clock_source("mimo")` y `usrp->set_time_source("mimo")`. El clock externo solo debe suministrarse al maestro.

9. LEDs Indicadores

Ubicados en el panel frontal. Vitales para diagnosticar conectividad y estado del PLL sin necesidad de software.

LED	Función	Estado e interpretación
A	Actividad TX	Encendido/parpadeando durante transmisión activa.
B	Actividad RX	Encendido/parpadeando durante recepción activa.
C	Firmware cargado	Encendido: firmware activo y FPGA programada. Apagado: firmware no cargado — indica problema de arranque o imagen incorrecta.
D	Link Ethernet	Encendido o parpadeando cuando el enlace Gigabit está activo.
E	PLL Lock (Ref)	Fijo: PLL anclado al reloj maestro (interno o externo). Parpadeando rápido: PLL sin lock — señal REF IN ausente, débil o fuera de frecuencia. Normal que parpadee brevemente al arrancar o al detener una sesión.
F	PPS presente	Parpadea una vez por segundo si recibe señal PPS válida.

Estado normal al arrancar (sin sesión activa): LEDs C, D y E deben estar encendidos. A y B apagados. F parpadea solo si hay señal PPS conectada.

Trampas conocidas:

- Si LED C está apagado tras encender, el firmware no está cargado. Usar `uhd_image_loader` para reprogramar.
- Si LED E parpadea rápidamente de forma persistente durante operación, el PLL ha perdido el lock — revisar la señal REF IN.
- No cargar imágenes de USRP2 en el N210: son incompatibles y pueden dejar el dispositivo inoperable.

10. Interfaces de Expansión (GPIO y Control)

GPIO de la Tarjeta Hija (Daughterboard GPIO)

Ciertas tarjetas (como la BasicRX/BasicTX o LFRX/LFTX) exponen pines de GPIO enrutables hacia el FPGA.

- **Control UHD:** `set_gpio_attr()` en la API de UHD.
- **Uso típico:** Control de relés de antena externos (T/R switches), atenuadores digitales, o conmutación de amplificadores de potencia (PA). Niveles lógicos de 3.3 V CMOS.

Puerto JTAG

Conector interno estándar de Xilinx. Permite volcar un bitstream directamente a la FPGA Spartan 3A-DSP saltándose la memoria flash. Usado exclusivamente para desarrollo de IP personalizado con Xilinx ISE (herramienta compatible con Spartan 3).

Nota: El N210 no soporta RFNoC de forma nativa — esa capacidad es exclusiva de la serie X300/X310. Para personalizar el procesamiento en FPGA, modificar y compilar el árbol FPGA de UHD con las herramientas Xilinx compatibles con la arquitectura Spartan 3.