

Especificaciones Técnicas: USRP B200mini

Ingeniería de Radiofrecuencia

4 de mayo de 2026

Índice

1. Ganancias	2
2. Filtros Hardware	2
3. Rangos de Frecuencia	2
4. Sample Rate	2
5. Bits (Resolución)	3
6. Correcciones IQ & DC	3
7. Entradas y Conectores del SDR	3
8. Límites de Operación Seguros	4
9. Master Clock Rate — Reglas y Trampas	4
10.LEDs Indicadores	5
11.Pinout del GPIO (J6)	6

1. Ganancias

La USRP B200mini utiliza el transceptor AD9364. A través del driver UHD, las múltiples etapas de ganancia física se abstraen en un único parámetro de amplificación programable (PGA).

- **RX Gain (PGA):** Rango de **0.0 dB a 76.0 dB**. Controla la cadena de recepción, incluyendo el LNA y las etapas de banda base.
- **TX Gain (PGA):** Rango de **0.0 dB a 89.8 dB**. Ajusta la potencia de salida de la señal de RF.
- **Modos de AGC (RX):**
 - *Manual:* El usuario define el valor fijo de ganancia.
 - *Fast Attack:* Ajuste automático rápido para señales de tipo ráfaga (burst).
 - *Slow Attack:* Ajuste automático lento para señales de potencia constante.

Nota operativa: Se recomienda usar al menos la mitad de la ganancia disponible para obtener un rango dinámico razonable.

2. Filtros Hardware

La USRP B200mini combina filtros analógicos en banda base con filtros digitales configurados automáticamente por UHD.

1. Filtros analógicos (Baseband LPF)

Modificable vía: `set_rx_bandwidth(bw)` y `set_tx_bandwidth(bw)`.

Qué hace: Ajusta directamente el filtro Butterworth pasa bajas. Se puede establecer cualquier valor entre 200 kHz y 56 MHz. Si no se configura manualmente, UHD intenta ajustarlo automáticamente de acuerdo con el valor de `sample_rate`.

2. Filtros digitales (Half-Band y FIR)

Modificable vía: No se modifican directamente. Se configuran implícitamente al usar `set_sample_rate(rate)` y `set_master_clock_rate(rate)`.

Qué hace: UHD calcula automáticamente las etapas de interpolación o decimación necesarias y configura los filtros Half-Band y los coeficientes del FIR digital para evitar aliasing. Todo ocurre en segundo plano.

En código, basta con establecer el ancho de banda (`bandwidth`) y la tasa de muestreo (`sample_rate`); UHD realiza los cálculos necesarios y programa el transceptor AD9364.

3. Rangos de Frecuencia

Rango operativo nominal: **70 MHz a 6 GHz**.

4. Sample Rate

Frecuencia de muestreo máxima: **61.44 MS/s** (SDR de un solo canal).

5. Bits (Resolución)

ADC y DAC de **12 bits** de resolución.

6. Correcciones IQ & DC

La USRP B200mini ya tiene implementadas de forma nativa las correcciones de desbalance I/Q y fuga de DC (*DC offset* o *DC spike*). El sistema las maneja en diferentes niveles:

- **A nivel de hardware (transceptor AD9364):** El chip integra algoritmos de seguimiento que corrigen el *DC offset* de manera continua, tanto en las etapas de RF como en banda base, y vienen activados por defecto. Adicionalmente, el transceptor cuenta con corrección I/Q integrada mediante multiplicadores matriciales.
- **A nivel de software (driver UHD):** La abstracción de UHD se encarga de habilitar y gestionar estas correcciones automáticas de fábrica, por lo que no es necesario programar filtros correctores desde cero en el código de usuario.
- **Calibración específica:** Si el ajuste automático no es suficiente, UHD incluye utilidades nativas de línea de comandos, como `uhd_cal_tx_dc_offset` o `uhd_cal_rx_iq_balance`, que permiten inyectar señales de prueba y generar tablas de calibración estáticas guardadas en el hardware para afinar los valores.

En resumen, estas correcciones funcionan *out of the box*, pero pueden forzarse calibraciones manuales mediante el driver si la aplicación lo requiere.

7. Entradas y Conectores del SDR

La USRP B200mini es un SDR 1x1 full-duplex. Sus conexiones principales se concentran en la interfaz USB 3.0, los puertos de RF y la entrada de referencia externa para sincronización.

Conector	Función	Notas principales
USB3	Alimentación y datos	Interfaz USB 3.0 hacia el computador host.
J1 TRX	TX/RX RF	Puerto compartido TX/RX; salida TX hasta +20 dBm.
J2 RX2	Recepción RF	Entrada dedicada de recepción; potencia máxima de entrada -15 dBm.
J3 Ref/PPS	Referencia externa	Entrada para referencia de 10 MHz o pulso PPS; +15 dBm máx.
J5 JTAG	JTAG FPGA	Acceso al FPGA Spartan-6 para desarrollo y diagnóstico.
J6 GPIO	Control digital	Pines GPIO conectados al FPGA para señales auxiliares.

- **Clock interno:** El reloj maestro alimenta las cadenas de RF y DSP. UHD puede seleccionarlo automáticamente según la tasa de muestreo solicitada, o el usuario puede fijarlo mediante `master_clock_rate`. El rango configurable típico es de 5 MHz a 61.44 MHz.
- **Reference Clock externo:** La entrada J3 permite disciplinar el SDR con una referencia externa de 10 MHz. Esto es útil cuando se requiere coherencia de frecuencia entre equipos o sincronización con una fuente de laboratorio.

- **PPS externo:** El mismo conector J3 puede utilizarse como entrada PPS para alinear la referencia temporal del equipo. En configuraciones multi-SDR, se recomienda fijar explícitamente el `master_clock_rate` para evitar cambios automáticos que rompan la sincronización.
- **Puerto RX:** J2 RX2 es la entrada de recepción dedicada. Debe evitarse aplicar más de -15 dBm para proteger el frontend de RF.
- **Puerto TX/RX:** J1 TRX funciona como puerto compartido de transmisión y recepción. En transmisión debe estar conectado a una antena o carga de 50 Ω ; en pruebas de loopback se recomienda usar al menos 30 dB de atenuación.

8. Límites de Operación Seguros

Advertencias críticas — leer antes de conectar el equipo

- **Potencia máxima en RX:** Nunca aplicar más de **-15 dBm** en ninguna entrada RF (J1 TRX o J2 RX2). Superar este nivel puede dañar permanentemente el frontend.
- **Loopback:** En configuración TX→RX loopback, usar **al menos 30 dB de atenuación** entre los puertos para proteger la entrada.
- **Puerto TX sin antena:** El puerto J1 TRX siempre debe estar terminado con una antena o una carga de **50 Ω** cuando se transmite. Transmitir con el puerto al aire puede dañar el amplificador.
- **Referencia externa J3:** Señal de referencia de 10 MHz con nivel máximo de **+15 dBm**.
- **ESD y manejo:** Manejar siempre con protección antiestática. No permitir que objetos metálicos toquen la PCB mientras está energizada.
- **Potencia TX máxima:** La salida del puerto J1 TRX puede alcanzar **+20 dBm** (pico, dependiente de la frecuencia); el valor típico garantizado es **>10 dBm**.

9. Master Clock Rate — Reglas y Trampas

El `master_clock_rate` (MCR) es el parámetro de configuración más crítico para extraer el máximo rendimiento del dispositivo y la principal fuente de problemas silenciosos.

Rango y valores válidos

- Rango configurable: **5 MHz a 61.44 MHz**.
- Valores por encima de 56 MHz son posibles pero **no recomendados**.
- El MCR debe ser un **múltiplo entero de la sample rate**. Si no se cumple esta condición, UHD muestra una advertencia y aplica internamente una tasa diferente a la solicitada.

Comportamiento automático vs. manual

Por defecto, UHD selecciona el MCR automáticamente según la `sample_rate` solicitada, eligiendo el valor más alto posible para habilitar el mayor número de filtros Half-Band. El modo automático se desactiva en cuanto se llama a `set_master_clock_rate()` o se pasa `master_clock_rate` como argumento de inicialización.

```
# Fijar MCR manualmente (Python UHD)
usrp.set_master_clock_rate(32e6)

# 0 mediante argumento de dispositivo
uhd_usrp_probe --args="master_clock_rate=52e6"
```

Trampas conocidas

- **Cambio de MCR rompe la sincronización:** Cualquier cambio en el MCR reconfigura toda la cadena de reloj, invalidando configuraciones de tiempo previas (PPS, multi-USRP sync).
- **Multi-USRP:** Al sincronizar múltiples unidades, **fijar el MCR explícitamente** en todas ellas. No depender del modo automático, ya que puede seleccionar valores distintos por unidad.
- **MCR bloqueado impide cambio de sample rate:** Si el MCR está fijo y se solicita una `sample_rate` que no es submúltiplo entero, UHD aplicará la tasa más cercana válida sin avisar claramente.

10. LEDs Indicadores

Los LEDs permiten diagnosticar el estado del dispositivo en campo sin necesidad de consola.

LED	Función	Estados
PWR	Alimentación	Apagado = sin energía Encendido = alimentado (USB o externo)
TRX	Actividad TX/RX	Apagado = sin actividad Verde = recibiendo Rojo = transmitiendo Naranja = alternando TX/RX
RX2	Actividad RX2	Apagado = sin actividad Verde = recibiendo
S0	Lock de referencia	Apagado = sin lock Verde = referencia bloqueada
S1	Presencia de referencia	Apagado = señal baja o ausente Verde = señal de referencia presente

Interpretación de parpadeos en TRX/RX2:

- Un parpadeo en el LED de TX indica **underflow**: el host no entrega muestras al SDR a tiempo. Se reporta en consola como “U”.
- Un parpadeo en el LED de RX indica **overflow**: el host no consume muestras del SDR a tiempo. Se reporta como “O”.
- Si esto ocurre, reducir la `sample_rate`, aumentar el buffer del sistema, o revisar la carga del CPU/USB.

11. Pinout del GPIO (J6)

El conector J6 expone 8 líneas GPIO conectadas directamente al FPGA Spartan-6, operando a **3.3 V**. Es útil para señales de control, trigger externo, o integración con hardware auxiliar.

Pin	Señal	Nivel	Pin	Señal	Nivel
1	3.3 V (VCC)	Alimentación	7	3.3 V (VCC)	Alimentación
2	GPIO_0	3.3 V lógico	8	GPIO_4	3.3 V lógico
3	GPIO_1	3.3 V lógico	9	GPIO_5	3.3 V lógico
4	GPIO_2	3.3 V lógico	10	GPIO_6	3.3 V lógico
5	GPIO_3	3.3 V lógico	11	GPIO_7	3.3 V lógico
6	GND	Referencia	12	GND	Referencia

Notas de uso:

- Las líneas GPIO_0 a GPIO_7 son configurables como entrada o salida desde UHD mediante la API de GPIO del `multi_usrp`.
- El control de dirección y valor se realiza con `set_gpio_attr()` especificando banco "FP0".
- Para aplicaciones que requieren señales UART sobre GPIO, es necesario compilar un bitfile de FPGA personalizado.