

Bloque 5 — Arquitectura y Conexiones

RFFT Post-Procesamiento, Spectrum Buffer y LCD Drawer

Índice

1. Descripción General	2
2. Diagrama de Interconexión General	2
3. Diagrama de Estados — <code>rfft_recombine</code>	4
4. Detalle de Cada Módulo	6
4.1. <code>rfft_recombine</code> — Recombinación RFFT	6
4.2. <code>spectrum_buffer</code> — Buffer y CDC	6
4.3. <code>spectrum_draw</code> — Render del Espectro	7
4.4. <code>block5_lcd_drawer</code> — Top Wrapper	8
5. Diagrama de Dominios de Reloj	8
6. Flujo de Datos	10
7. Conexión en el Top-Level	10

1. Descripción General

El Bloque 5 constituye la etapa final del pipeline RFFT. Recibe el espectro complejo $Z[k]$ (1024 bins) del Bloque 4, lo transforma al espectro real $X[k]$ mediante recombinación RFFT, decima a 512 bins pares para el display LCD de 800×480 , y gestiona el cruce de dominios de reloj (*Clock Domain Crossing*, CDC) entre el reloj del sistema (`clk`, 27 MHz) y el reloj de píxel (`clk_pix`, 40.5 MHz).


Está compuesto por cuatro módulos Verilog:

Cuadro 1: Módulos del Bloque 5

Módulo	Archivo	Función
<code>rfft_recombine</code>	<code>rfft_recombine.v</code>	Recombinación RFFT: $Z[k] \rightarrow X[k]$ real. Reutiliza <code>butterfly_radix2</code> del Bloque 3. Emite 512 bins pares.
<code>spectrum_buffer</code>	<code>spectrum_buffer.v</code>	RAM ping-pong de doble reloj. Calcula magnitud aproximada. CDC con sincronizador 2FF. Puerta de primer frame.
<code>spectrum_draw</code>	<code>spectrum_draw.v</code>	Render de barras de espectro + ejes estáticos + etiquetas de frecuencia (kHz). Fuente 5×7 para dígitos.
<code>block5_lcd_drawer</code>	<code>block5_lcd_drawer.v</code>	Top wrapper: instancia <code>spectrum_buffer</code> + <code>spectrum_draw</code> . Frontera de dominios de reloj.

2. Diagrama de Interconexión General

La Figura 1 muestra los cuatro módulos del Bloque 5, sus entradas y salidas, y las conexiones entre ellos. Las señales que cruzan el CDC están marcadas con línea discontinua.



3

Figura 1: Diagrama de interconexión del Bloque 5. Los módulos en el dominio `clk` (27 MHz) se muestran con borde verde; los del dominio `clk_pix` (40.5 MHz) con borde azul. La línea discontinua marca el paso del twiddle a través del Bloque 4 (pass-through).

3. Diagrama de Estados — `rfft_recombine`

El corazón del Bloque 5 es la máquina de estados finitos (FSM) del módulo `rfft_recombine`, que controla la captura de $Z[k]$, la lectura de la RAM interna y la ROM de twiddles, y la emisión decimada de $X[k]$.

La Figura 2 muestra los 6 estados y sus transiciones. Cada bin de salida requiere 5 ciclos ($\text{SET} \rightarrow \text{WAIT} \rightarrow \text{LATCH} \rightarrow \text{BF} \rightarrow \text{OUT}$), más 1 ciclo de captura por cada bin de entrada (1024 en total).




Figura 2: Máquina de estados de `rfft_recombine`. La fase de captura (**S_CAPTURE**) almacena los 1024 bins complejos $Z[k]$ en la memoria interna **zmem**. La fase de procesamiento itera sobre los bins pares ($k = 0, 2, \dots, 1022$) con 5 ciclos por bin: SET (direcciones), WAIT (latencia BSRAM), LATCH (registro de operandos + disparo del butterfly), BF (cómputo del butterfly), OUT (emisión de $X[k]$).

4. Detalle de Cada Módulo

4.1. `rfft_recombine` — Recombinación RFFT

Implementa las ecuaciones clásicas de desempaquetado del espectro real a partir de la FFT compleja del Bloque 4:

$$X_e[k] = \frac{1}{2} \left(Z[k] + Z^*[N - k] \right) \quad (1)$$

$$X_o[k] = -j \cdot \frac{1}{2} \left(Z[k] - Z^*[N - k] \right) \quad (2)$$

$$X[k] = X_e[k] + W_{2048}^k \cdot X_o[k] \quad (3)$$

donde $Z[k]$ es la salida del Bloque 4 (1024 bins) y W_{2048}^k proviene de la ROM `twiddles_recomb` (1025 entradas $\times$ 32 bits). El butterfly del Bloque 3 se reutiliza con $e = X_e$, $o = X_o$, $tw = W_{2048}^k$, obteniendo $X[k]$ en la salida z_1 (la salida z_2 se descarta).

Decimación para el LCD: El espectro real tiene 1025 bins únicos ($0 \dots f_s/2$, paso $f_s/2048 = 23,44$ Hz). Como el LCD muestra 512 columnas cubriendo $0 \dots 24$ kHz, se emite un bin de cada dos ($k = 0, 2, \dots, 1022$), resultando en 46.88 Hz/px.

Cuadro 2: Señales de `rfft_recombine`

Señal	Dir.	Tipo	Descripción
<code>fft_real/imag</code>	in	[15:0] signed	$Z[k]$ del Bloque 4 (Q15)
<code>fft_valid</code>	in	wire	Pulso por cada bin (1024 por frame)
<code>fft_done</code>	in	wire	Fin de frame del Bloque 4
<code>tw_addr_recomb</code>	out	reg [10:0]	Dirección para <code>twiddles_recomb</code> ROM
<code>tw_data_recomb</code>	in	wire [31:0]	W_{2048}^k desde ROM (via B4 pass-through)
<code>g_real/imag</code>	out	reg [15:0]	$X[k]$ real (Q15) — solo bins pares
<code>g_valid</code>	out	reg	Pulso por cada bin de salida (512)
<code>g_done</code>	out	reg	Fin de frame de recombinación

4.2. `spectrum_buffer` — Buffer y CDC

Recibe el stream del `rfft_recombine` en el dominio `clk` (27 MHz), calcula la magnitud aproximada y la almacena en una RAM ping-pong de doble reloj. El banco publicado se conmuta en cada `g_done` y es leído por `spectrum_draw` en el dominio `clk_pix` (40.5 MHz).

Magnitud aproximada (error $< 12\%$ vs. $\sqrt{\cdot}$):

$$\text{mag} = \max(|g_r|, |g_i|) + \frac{1}{2} \min(|g_r|, |g_i|)$$

Mecanismo CDC:

1. Escritura en `clk_sys`: `wr_bank` selecciona el banco activo (0 o 1). Al recibir `g_done`, se invierte `wr_bank` (publica el frame) y se resetea el contador.

2. Lectura en `clk_pix`: un sincronizador 2FF captura `wr_bank` desde el dominio `clk_sys`. El display lee el banco *opuesto* (`rd_bank = ~wr_bank_s`) para evitar tearing.
3. **Puerta de primer frame** (`first_done`): la BSRAM arranca sin inicializar en hardware. `first_done` se pone a 1 en el primer `g_done` y mantiene la salida en negro (`mag = 0`) hasta entonces.

Cuadro 3: Señales de `spectrum_buffer`

Señal	Dir.	Dominio	Descripción
<code>fft_real/imag</code>	in	<code>clk_sys</code>	<i>g_real/imag</i> desde re-combinación
<code>fft_valid/done</code>	in	<code>clk_sys</code>	Handshake desde re-combinación
<code>rd_bin</code>	in	<code>clk_pix</code>	Dirección de bin desde <code>spectrum_draw</code>
<code>rd_mag</code>	out	<code>clk_pix</code>	Magnitud del bin (0 si <code>first_done=0</code>)

4.3. `spectrum_draw` — Render del Espectro

Genera el valor de píxel RGB (blanco/negro) para cada coordenada (x, y) del LCD 800×480 . Compensa la latencia de 1 ciclo de la BSRAM con registros de pipeline (`xq, yq`).

Layout de pantalla:

- **Área de barras:** $x \in [64, 575]$ (512 columnas). Bin = $x - 64$. Altura = $\text{mag} \gg \text{MAG_SHIFT}$ (shift=7, máximo 383 px).
- **Eje Y:** $x = 63$, $y \in [36, 420]$, ticks cada 64 px.
- **Eje X:** $y = 420$, $x \in [63, 576]$, ticks cada 64 px (3 kHz/div).
- **Etiquetas:** fuente 5×7 pixeles con dígitos 0 kHz, 3 kHz, ..., 24 kHz bajo el eje X.

Cuadro 4: Parámetros de `spectrum_draw`

Parámetro	Valor	Significado	Uso
BINS	512	Número de bins (columnas)	Ancho del área de barras
X0	64	Columna del primer bin	Origen del área
Y_AXIS	420	Fila del eje X horizontal	Base de las barras
MAG_SHIFT	7	Desplazamiento de magnitud	1 px = 128 LSB
LBL_Y0	430	Fila superior de etiquetas	Rótulos de frecuencia

4.4. block5_lcd_drawer — Top Wrapper


Integra `spectrum_buffer` y `spectrum_draw` en un único módulo instanciable desde `rfft_scope_top`. Expone la frontera entre los dos dominios de reloj:

```
block5_lcd_drawer
+-- spectrum_buffer (clk_sys)
|   escritura: g_real/imag/valid/done
|   CDC: wr_bank -> 2FF sync -> rd_bank
+-- spectrum_draw   (clk_pix)
    lectura: rd_bin -> rd_mag
    salida: lcd_data[23:0]
```

5. Diagrama de Dominios de Reloj

La Figura 3 muestra la separación de dominios y el punto exacto del CDC en el pipeline del Bloque 5.

clk — 27 MHz (H11)



clk_pix — 40.5 MHz (PLL)

wr_bank → 2FF sync → rd_bank
115.5 MHz clock gate (negro → datos)




Figura 3: Separación de dominios de reloj en el pipeline RFFT. Todo el datapath (B1–B4) y la recombinación (B5a) operan en `clk` (27 MHz). El dibujo en LCD (B5b) opera en `clk_pix` (40.5 MHz). El `spectrum_buffer` actúa como frontera CDC con RAM ping-pong de doble reloj y sincronizador 2FF.

6. Flujo de Datos

La Tabla 5 resume el flujo de datos a través del Bloque 5 para un frame completo de 2048 muestras reales de entrada (equivalentes a 1024 bins complejos del Bloque 4 y 512 bins reales de salida al LCD).

Cuadro 5: Flujo de datos del Bloque 5

Etapa	Ciclos	Dominio	Acción
Captura $Z[k]$	1024	clk	1024 bins complejos $\rightarrow$ <code>zmem</code>
Recombinación	≈ 2560	clk	512 bins pares, 5 ciclos/bin
Magnitud + buffer	512 escrituras	clk	$\text{mag} = \text{máx} + \text{mín} / 2 \rightarrow$ RAM
Publicación de banco	1 ciclo	clk	<code>wr_bank</code> $\leftarrow$ <code>~wr_bank</code>
Sincronización CDC	2 ciclos	clk_pix	2FF sync de <code>wr_bank</code> + <code>first_done</code>
Render LCD	800×480	clk_pix	Barras + ejes + etiquetas $\rightarrow$ RGB

7. Conexión en el Top-Level

En `rifft_scope_top.v`, el Bloque 5 se conecta en dos etapas:

1. **Recombinación** (`rifft_recombine`): recibe `fft_*` del Bloque 4 y el puerto `tw_addr/data_recomb` (pass-through de la twiddle ROM del Bloque 3 a través del Bloque 4).
2. **Drawer** (`block5_lcd_drawer`): recibe `g_*` de la recombinación en `clk_sys` y las coordenadas `lcd_xpos/ypos` del `lcd_ctrl` en `clk_pix`. Entrega `lcd_data[23:0]` al controlador LCD.

Nótese que las señales `g_real/imag/valid/done` de la recombinación usan los mismos nombres (`fft_*`) en la interfaz del `block5_lcd_drawer` — esto es intencional: el drawer fue diseñado originalmente para conectarse directo al Bloque 4, y la recombinación se interpuso después manteniendo compatibilidad de interfaz.