

AI 赋能微处理器设计课程改革与实践

王志君, 管武, 罗汉青, 梁利平
(北京邮电大学 集成电路学院, 北京 100876)

摘要: 分析微处理器设计课程中引入基于 AI 进行实验的必要性和可行性, 提出在教学内容设置、实践环节设计等方面的改革方法, 具体阐述如何通过课程中引入“利用 AI 进行处理器设计”的实验, 提升学生的实践能力、创新能力和解决复杂问题的能力, 为未来人工智能技术更广泛应用于教育教学领域提供有力支撑。

关键词: 微处理器设计; AI 赋能; RISC-V; 新工科

DOI:10.16512/j.cnki.jsjy.2025.06.030

0 引言

集成电路作为支撑国家经济发展、保障国家安全的战略性、基础性和先导性产业^[1], 其重要性不言而喻, 同时也给高校集成电路人才培养提出新的要求, 亟须探索满足国家战略需求的课程体系^[2]。随着人工智能技术的迅猛发展, 其在各领域的广泛应用正深刻改变着行业格局, 最新发布的《教育强国建设规划纲要(2024—2035年)》^[3]指出要促进人工智能助力教育变革, 面向数字经济和未来产业发展, 加强课程体系改革。许多高校也对此作出了积极尝试^[4-6]。

微处理器作为计算机系统的核心部件, 其设计与应用能力已成为衡量电子信息类专业人才综合素质的重要指标。微处理器设计课程作为相关专业的重要基石, 旨在为学生构建扎实的理论基础, 锤炼实际设计与开发能力, 以满足社会对该领域专业人才的迫切需求。传统教学模式下, 国内高校微处理器设计教学大多基于计算机组成原理或微机原理两门课程^[7-8], 其课程内容因为要涵盖整个软硬件协同计算系统, 对处理器介绍还是以理论和原理讲解为主, 对处理器内核具体设计方法讲解不够, 缺少动手设计环节。也有一些大学开展了以处理器设计为主的课程改革尝试, 西

安交通大学^[9]通过建立理论+实践课程群整合处理器知识体系, 强化学生动手能力。中山大学^[10]通过循序渐进的实验规划在课程中完成了单周期、三级流水线、五级流水线 RISC-V 处理器设计。武汉大学^[11]构建了基于项目实例驱动的阶梯式实践教学内容, 采用多种模式混合式教学结合提升教学效果。

1 将AI引入处理器设计课程的必要性和可行性

当前国内很多大学的微机原理或计算机体系结构课程在教学内容上存在一定的滞后性, 面对新兴的人工智能、大数据、云计算等技术, 未能及时反映其在处理器芯片设计中的应用趋势, 在教学效果上无法满足新工科建设需求。

随着 AI 应用愈发广泛, 越来越多领域正在探索 AI 赋能的可能。集成电路作为人工智能系统的关键支撑, 处理器作为人工智能的核心器件, 对相关设计课程进行改革, 将传统教学与 AI 技术进行融合已成为必然趋势。将 AI 实验引入微处理器设计课程, 具有多方面的重要意义。①有助于学生紧跟时代步伐, 深入理解微处理器在 AI 领域的前沿应用, 拓宽专业视野。②这种

基金项目: 北京邮电大学研究生教育教学改革与研究项目(2023Y023)。

第一作者简介: 王志君, 女, 特聘研究员, 研究方向为处理器体系结构、异构多核 SoC 架构、功能安全与可靠性等, wangzhijun@bupt.edu.cn。

融合式教学能够极大地激发学生的学习兴趣与创新热情。AI 技术的神秘性与挑战性能够吸引学生主动投入学习，促使他们在实验中积极思考、勇于探索，尝试运用所学知识解决实际问题。③借助不断强大的 AI，有可能对微处理器的设计流程进行智能优化，AI 的引入能够降低学生设计处理器的门槛，吸引不同专业背景的学生参与课程学习。④当前 AI 在芯片设计中还处于发展阶段，对于复杂电路的解析与设计尚具有较多不确定性，利用 AI 进行微处理器设计实验具有开放性与挑战性，有助于学生突破传统思维定式，培养学生的创新思维及实践能力。

2 处理器课程体系设计

2.1 课程教学目标及内容

北京邮电大学（以下简称北邮）集成电路学院开设的微处理器结构与设计研究生课程旨在系

统性地向学生传授集成电路与微处理器设计的基础理论知识与设计方法。课程涵盖微处理器的架构组成、工作原理、指令系统、存储系统、执行系统等核心内容，能够给学生构建起完整的知识框架，课程详细的教学目标及教学内容见表 1。

知识层面，课程讲解 RISC 架构微处理器的内部结构，包括控制器、运算器、寄存器组、存储器等关键部件的结构与连接方式；不同指令的格式、功能以及执行流程；常见的微处理器架构及其特点与应用领域。

技能层面，着重培养学生运用硬件描述语言 VerilogHDL 进行微处理器各模块代码编写的能力，使其能够独立完成从模块设计到系统集成的全过程。同时开展基于 AI 的处理器设计项目选项，学生可以根据自己兴趣选择自主设计或依托 AI 赋能完成项目内容，探索芯片类课程多元化实现途径与 AI 应用在集成电路设计专业领域的能力。

表 1 微处理器结构与设计课程教学目标及内容

序号	教学内容	教学目标	教学方式	配套模块设计实践
1	处理器架构简介	了解处理器主要的架构分类和发展趋势；了解评价处理器性能的方法	课堂讲授 课后练习	熟练 Verilog 语言
2	RISC 处理器的指令集	掌握处理器指令集概念以及各类型指令的功能特点，同时了解从高层次语言到指令的映射过程	课堂讲授 课后练习	以 RISC-V 32 指令集为例进行指令译码模块开发
3	处理器算术运算模块	掌握处理器主要算术运算单元的基本结构，理解对处理器性能如何产生影响	课堂讲授 课后练习	基于 RISC-V 32 指令集的 ALU 模块 RTL 设计
4	层次化存储架构	掌握层次化存储的意义以及 cache 和虚拟存储的概念，能够进行简单的 cache 设计	课堂讲授 课后练习	以 SRAM 为基础设计处理器的取指和访存单元
5	处理器的流水线	理解流水线的重要性，了解顺序执行和乱序执行的区别和原理	课堂讲授 课后练习	带 Bypass 功能流水线设计
6	超标量处理器设计	了解超标量处理器硬件的处理流程以及具体结构	课堂讲授	阅读文献
7	设计一款五级流水 RISC-V 处理器	根据所学知识自己确定架构并实现	综合实践	AI+ 模式开展处理器综合设计实验
8	期末大作业 PPT 展示	按小组进行期末大作业展示与汇报	课堂互动	

素质层面，鼓励学生在掌握传统设计方法的基础上，勇于探索新的设计思路、新的优化策略，以应对不断发展的微处理器技术需求，同时注重培养学生的团队协作精神，在团队合作中学会沟通交流、分工协作，提升团队整体效能。

产教融合层面，RISC-V 架构在产业界正迅

速崛起，成为一股不可忽视的力量。其开源、灵活且可定制的特性，吸引了众多企业投身相关芯片的设计与开发。在微处理设计课程中引入 RISC-V 架构，学生能够接触到产业界的技术动态和设计理念。通过紧密结合产业前沿的教学内容，使学生毕业后能够无缝对接企业需求，减少

企业的人才培养成本，直接为企业输送具备实际项目开发能力的专业人才。

2.2 递进式实践体系搭建

课程采用理论讲授与项目实践相结合的授课模式。理论讲授部分系统地向学生传授处理器体系结构相关知识，为学生搭建起完整的知识框架，同时每一章节配套设计了对应的课后练习，利用 Verilog 进行模块级的设计实验。整个实验

安排跟随课程难度递进，从基础技能巩固开始到处理器核心模块设计，实验内容与课堂讲授内容紧密衔接。当所有理论部分讲授完毕，将开展历时约 1 个月的综合项目实践，学生以组为单位完成一个完整的基于 RISC-V 32I 指令集的五级流水线处理器设计，锻炼中等规模 Verilog 代码编写能力与问题解决能力。具体的实践内容设计特点见表 2。

表 2 递进式实践体系设计

递进实践体系	实验内容	特点
基础技能巩固	1. 熟练 Verilog 语言	强调对硬件描述语言 Verilog 基本知识的练习，为后续更复杂的实践任务做好语言层面的准备
	2. 以 RISC-V 32 指令集为例进行指令译码模块开发	在掌握 Verilog 语言的基础上，引入指令集的实践。通过以 RISC-V 32I 指令集为例进行译码功能开发，熟悉处理器指令集的具体概念和功能特点。该实验是从基础语言技能向处理器具体功能模块设计的过渡，为后续更深入的处理器模块设计打下基础
处理器核心模块设计与性能理解	3. 基于 RISC-V 32I 指令集的算术逻辑单元 (ALU) 模块 RTL 设计	ALU 是处理器的核心运算模块之一。此作业完成 RISC-V 32I 指令集中相关 ALU 操作模块的 RTL 设计，使学生深入理解处理器主要算术运算单元的基本结构，并进一步体会指令集与硬件模块之间的紧密联系，提升对处理器性能影响因素的理解
	4. 以 SRAM 为基础设计处理器的取指单元	取指和访存单元是处理器的重要部分，与存储架构密切相关。以 SRAM 为基础进行设计，让学生掌握层次化存储的意义。该实验内容涉及存储系统与处理器其他部分的交互，进一步拓展了学生对处理器整体架构的认知，同时也强化了学生对存储架构如何影响处理器性能的理解
	5. 带 Bypass 功能流水线设计	流水线是现代处理器提高性能的重要手段。此作业要求学生理解流水线的重要性，设计带 Bypass 功能的流水线涉及处理器架构的高级概念和复杂的时序逻辑设计，需要学生综合运用之前所学的知识来构建一个高效的流水线结构。通过这一实践，学生能够深入理解流水线技术对处理器性能提升的关键作用，以及如何处理流水线中可能出现的数据相关等问题，是对学生综合能力的一次重要提升
架构设计与综合实践	6. 五级流水线 RISC-V 处理器综合设计实验	作为课程实践的综合环节，要求学生根据所学知识自己确定架构并实现一款五级流水线的 RISC-V 处理器，这一实践内容将之前 5 个实践模块和概念进行整合，让学生从整体架构的角度进行处理器设计，锻炼学生的系统设计能力和创新能力。同时，引入 AI+ 模式，使学生能够接触到前沿的技术和设计方法，将人工智能技术与微处理器设计相结合，拓宽学生的视野和思维方式，培养学生在新技术背景下解决复杂工程问题的能力，是整个课程实践体系的升华与总结

3 引入AI+模式的课程实践改革

3.1 实践环节考查重点

在引入 AI 实验的微处理器设计课程改革中，教学方法的创新成为提升教学质量、激发学生潜能的关键驱动力。课程实践环节除了保留传统的以组为单位进行处理器综合设计外，还增设利用 AI 进行处理器设计模式，学生可以自主选择传统设计流程或利用 AI 赋能进行处理器设计。具体项目综合实践要求如下。

(1) 传统模式，“挑战自己”，4 人一组。所有代码及验证环境由组员自行编写实现并验证。最后提交完整的代码、testbench、设计报告。

(2) AI+ 模式，“挑战 AI”，3 人一组。自行寻找合适的 GPT 等 AI 大模型工具进行所有设计代码生成，验证环境自己搭建或由 AI 搭建均可。提交的报告需要完整的与 GPT 交互的过程文件。其他完整的代码、testbench、设计报告要求和传统模式一致。AI+ 模式有可能遇到最终无法实现完整处理器设计的问题，学生须仔细分析 GPT 的局限，给出原因。

两种模式都可以考查到学生自主学习能力、团队协作能力以及综合解决问题能力，同时还可以照顾到不同学生的兴趣点，提升学生积极性和创造力。

1) 针对传统模式，可以考查学生以下几点。

(1) 硬件设计能力: 学生须自行编写所有代码, 这要求他们掌握处理器设计的基本原理和方法, 熟练运用硬件描述语言进行电路设计。

(2) 验证能力: 搭建 testbench 并进行验证, 考查学生对电路功能验证的理解与实践能力, 包括测试用例的设计、验证环境的搭建以及问题的排查与解决。

(3) 文档撰写能力: 提交设计报告, 要求学生能够清晰、准确地阐述设计思路、实现过程和实验结果, 锻炼其技术文档的撰写能力。

2) 针对 AI+ 模式, 可以考查学生以下几点。

(1) AI 工具使用能力: 学生须自行寻找合适的 GPT 等 AI 工具进行代码生成, 考查他们对 AI 工具的搜索、选择和使用能力, 以及与 AI 工具的交互技巧。

(2) 问题解决能力: 在使用 AI 工具过程中可能遇到各种问题, 如最终无法实现完整处理器设计, 这要求学生能够分析问题、查找原因, 并尝试提出解决方案, 培养其解决复杂问题的能力。

(3) 批判性思维能力: 要求学生仔细分析 AI 技术用于集成电路设计的局限并给出原因, 考查学生的批判性思维和技术分析能力, 使其能够理性看待 AI 技术在处理器设计中的应用。

3.2 实践实施效果

通过对比 2023 年和 2024 年学生的选择情况, 可以观察到明显的趋势变化 (见表 3)。

表 3 2023—2024 年选课数对比

年度	传统模式选课数 / 组 (占比 /%)	AI+ 模式选课数 / 组 (占比 /%)
2023	9 (90)	1 (10)
2024	8 (62)	5 (38)

2023 年, 10 组学生中, 仅有 1 组选择 AI 模块进行设计, 占比约 10%。这表明在课程改革初期, 学生对 AI 辅助设计的接受度较低, 可能由于对 AI 工具的不熟悉或对传统设计方法的依赖。2024 年, 13 组学生中, 有 5 组选择采用 AI+ 模式进行设计, 占比提升至约 38%。选课人数和选择 AI+ 模式的学生人数均有提升, 表明随着学生对 AI 的了解以及课程改革的深入, 越来越多的

学生愿意尝试 AI 辅助设计, 学生对 AI 辅助设计的信心和能力逐渐增强, 体现了对新技术的兴趣和接受度。另一方面, 选择 AI 模块的学生在实验过程中表现出较强的创新意识, 他们能够利用 AI 工具快速生成设计原型, 并尝试多种交互迭代优化路径, 这为培养创新精神和解决复杂问题的能力提供了有力支持。

4 教学效果分析

4.1 评估指标设定

整个课程评估由过程考核和结果考核两部分构成 (见表 4)。

表 4 课程评估指标

考核方式	具体内容	成绩占比 /%
考勤	课堂随机点名问答	10
作业	课后 Verilog 设计作业	40
期末考核	学期末综合设计大作业, 按组完成, 最后一节课进行项目汇报	50

过程考核通过课堂问答、课后 Verilog 设计作业方式, 考查学生对微处理器基本架构、指令集、工作原理的理解程度。结果考核采用期末综合设计大作业形式, 锻炼学生综合运用所学知识、查阅资料、团队协作等方面能力, 展现其解决复杂问题的实力。同时鼓励学生在实验报告、项目答辩中分享创新思路, 对传统微处理器设计流程进行创新性改进等, 挖掘学生的创新潜能。

4.2 结果呈现

对于选择传统模式的学生, 大部分为已经具备了较好的 Verilog 设计功底学生, 所有组均能够完成既定的设计和验证任务。并且, 除了完成基本要求, 大部分组的学生还完成了不同程度的设计扩展任务, 这些扩展内容包括扩充验证完备性, 采用标准 coremark 等测试基准程序对处理器进行验证; 对所设计的处理器进行 DC 综合, 评估其硬件面积开销和主频; 对处理器扩展 cache 模块; 设计专用加速乘法器等。

对于选择 AI+ 模式的组, 能看到一定课程改革成效。学生可以综合运用 AI 工具进行设计探

索,如图2所示为选择 AI+ 模式中一个小组提交的设计报告目录,可以看出,学生在设计过程中进行了多维度充分的探索,从设计思路梳理、整体架构划分、各模块细节调整等多方面进行了实践尝试,展示了学生对处理器体系结构知识的深入理解。




图1 选择 AI+ 模式的小组报告目录

从目前的课程结果看,选择 AI+ 模式进行处理器设计的组尚没有成功设计出完整可执行五级流水线的 RISC-V 处理器,这并不代表学生能力的不足,而是反映出当前 AI 工具可能还不足以支撑复杂设计。在模块层级 AI 展现了一定的辅

助设计能力,通过学生不断地尝试与思考,对于 AI 的不足和限制也得出了的一些初步结论。

1) 模型容易出现幻觉问题。

模型并不能完全按照要求生成代码,会忽略部分 prompt,并且模型不一定能符合指定的规范/写法,例如要求模型切分模块、增加 cache,模型能给出 cache 的一种实现,但未把 cache 加入处理器中,却以为自己加了。

2) 模型多步骤推理问题。

模型很难一次性处理多步骤推理问题,尤其上下文长度非常长时。通过经典的 lets think step by step 能够解决一部分问题。模型能生成每个模块,但未必能保证模块间正确互联。这种任务需要推理能力,而不仅是学习近似的语法。

3) 语法错误理解问题。

在调试出错时将错误信息反馈给模型,若不具体指明哪一点或哪一行错,模型很难根据行为修改 bug。修改一些细节小错误时,模型即使能定位问题,下次输出仍大概率完全没有修改。

对于选择 AI+ 模式的学生,最终要求并不是一定要能成功生成可以正确执行的处理器代码,而是注重其在实践过程中不断遇到问题、分析问题、解决问题的过程。同时也是不断探索 AI 能力与边界的有益尝试,从两年的实施效果看,AI 目前在复杂集成电路设计方面依然存在诸多问题,未来这项尝试仍将继续,除了期待 AI 能力越来越强外,从设计者角度也会继续探索如何更有效更准确地与 AI 进行交互来解决复杂设计问题。

5 结 语

在人工智能爆发式发展的大背景下,针对微处理器设计课程传统教学模式的一些短板,大胆引入 AI+ 的综合实验进行课程深度改革探索并取得了一定有益效果。

在教学模式上,打破了传统单一的知识灌输与验证性实验模式,构建问题导向、递进实践、小组合作的多元立体教学模式。通过与课程进度紧密关联的递进式课后设计作业,实现理论知识与实践操作的无缝对接。通过引入 AI 实验模式,学生知识掌握从单纯的理论记忆迈向深度理解与

灵活应用,能够将微处理器知识与AI技术有机融合,设计微处理器架构、优化指令集,实现硬件结构等。学生创新思维被充分点燃,敢于突破传统,提出诸多针对特定AI任务的独特优化策略等创新性想法。从产业衔接视角来看,改革后的课程紧密贴合集成电路与人工智能产业深度融合的发展趋势,课程内容与企业需求之间的契合度更高,有助于缩短人才培养与产业需求之间的差距。

展望未来,AI技术在微处理器设计课程中的深度融入将开启更为绚丽多彩的篇章。一方面,AI与新兴技术的融合将成为课程发展的强

大驱动力。随着边缘计算、物联网等前沿技术的迅猛发展,微处理器作为这些技术体系的关键基石,其设计课程必将与之深度交织。另一方面,借助AI技术打造智能、个性化的学习内容将成为课程改革另一重要方向。利用AI强大的数据分析能力,对学生的学习行为、知识掌握状况、实验表现等多维度数据进行深度分析,为学生量身定制个性化的学习路径,使学生能得到及时、精准的指导,让每个学生在微处理器设计领域都能充分挖掘自身潜力,成长为适应时代需求的创新型专业人才,为我国集成电路与人工智能产业的蓬勃发展注入源源不断的新生力量。

参考文献:

- [1] 中华人民共和国中央人民政府. 国务院关于印发新时期促进集成电路产业和软件产业高质量发展若干政策的通知[EB/OL]. (2020-07-27)[2025-01-24]. https://www.gov.cn/zhengce/content/2020-08/04/content_5532370.htm.
- [2] 管开轩,余江,周建中,等. 高水平科技自立自强下我国集成电路人才培养“痛点”与对策[J]. 中国科学院院刊, 2023(2): 324-332.
- [3] 中华人民共和国教育部,中共中央、国务院印发《教育强国建设规划纲要(2024—2035年)》加快建设中国特色社会主义教育强国[EB/OL]. (2025-01-19)[2025-01-24]. http://www.moe.gov.cn/jyb_xwfb/gzdt_gzdt/s5987/202501/t20250119_1176166.html.
- [4] 马胜,沈立,王勇军,等. 新工科背景下集成电路设计人才培养的实践教学体系建设探索[J]. 实验室研究与探索, 2022(1): 206-210.
- [5] 邵琳. 基于产教融合的集成电路学科教学改革研究: 以北航集成电路科学与工程学院为例[J]. 科教导刊, 2024(34): 36-40.
- [6] 兰旭博,梁继然,谢生,等. 集成电路专业项目式实验教学改革与实践[J]. 电气电子教学学报, 2024, 46(3): 190-192.
- [7] 毕翔,石雷,卫星,等. 面向系统能力培养的微机原理课程教学改革研究[J]. 计算机教育, 2020(5): 127-132.
- [8] 张策,吕为工,李剑雄. 面向系统能力培养的计算机组成原理课程教学内容改革[J]. 软件导刊, 2023, 22(7): 164-168.
- [9] 张虹,孙敏. 微处理器课程体系建设与教学内容改革[J]. 电气电子教学学报, 2024, 46(5): 36-39.
- [10] 陈志广,刘皓铨,卢宇彤. 基于RISC-V的计算机组成原理实验教学改革与实践[J]. 计算机教育, 2023(2): 128-132.
- [11] 范赐恩,陈昱,茹国宝,等. 面向创新能力培养的微处理器与系统设计课程教学改革与实践[J]. 中国现代教育装备, 2024(21): 118-121.

(编辑:赵 原)