

# FIFO, Арбитры, Многобанковая память

Дмитрий Смехов



# Дополнительные материалы

Сергей Иванец «Многообразие реализации очередей FIFO». Доклад на ChipExpo 2021

https://github.com/DigitalDesignSchool/ce2020labs/blob/master/next\_step/Ivanets/Presentation/FIFO.pptx

Юрий Панчул «FIFO для самых маленьких (вместе с вопросами на интервью)»

https://habr.com/ru/post/646685/

Дмитрий Смехов «Как работает FIFO» - https://habr.com/en/post/321674/

Школа 2021/22. Занятие 5. Конвейеры и систолические массивы

https://www.youtube.com/live/RxJ6kGwHz7w?feature=share


Артём Воронов, Роман Воронов «Multibank memory»

https://docs.google.com/presentation/d/1fUaT1Cj00Atk1U16H0rVfGz-CQNtRglJ2jaHsq2IkZo/edit#slide=id.p



# Зачем нужно FIFO ?





Хранение данных

Наиболее частая ситуация:

- Источнику необходимо передать данные
- Приёмник не готов принять данные




### Что такое FIFO

Память типа First In — First Out


#### Основные сигналы:

- Порт записи: data\_i, data\_we, flag\_full
- Порт чтения: data\_o, data\_rd, flag\_empty






## **Компонент FIFO\_SIMPLE**






### Запись в FIFO



- Цикл записи в FIFO.
- Размер FIFO составляет 4 слова
- D4, D5 не записаны в память




## Чтение из FIFO. Два типа FIFO.



#### First Word Fall Through


• Первое записанное слово сразу появляется на выходной шине



#### Standard

- Слово на выходе появляется только после сигнала чтения
- (возможно через несколько тактов)

## **АРБИТР**




- несколько активных запросов
- только на один порт выдаётся разрешение
- арбитраж производится каждый такт




# Работа арбитра

Арбитр имеет циклический указатель. Указатель перемещается на позицию активного запроса после того, который только что получил грант

#### Пример 1:




#### Пример 2:






# Пример двухпроцессорной системы






# Структура многобанковой памяти

#### **Multybank memory**





# Структура многопортовой памяти






## Систолический массив

Однородная сеть тесно связанных блоков обработки данных.


Каждый узел независимо и параллельно вычисляет частичный результат

Название происходит от «систолы» по аналогии с регулярным перекачиванием крови сердцем






## Большой массив





# Пример соединения для VersalACAP



https://docs.xilinx.com/r/en-US/am009-versal-ai-engine/AI-Engine-to-AI-Engine-Data-Communication-via-Shared-Memory