# Руководство по выполнению лабораторной работы, шаг 1

# Общее описание

#### Цель работы

- Знакомство с процессором schoolRISCV
- Выполнение моделирования в системах Icarus Verilog, Questa
- Компиляция программы в системе RARS

# Структура каталогов

#### Каталоги верхнего уровня:

- doc документация
- boards проекты для различных плат
- program для разработки программы
- openline разработка для ASIC
- icarus моделирование в системе Icarus Verilog
- questa моделирование в системе Questa
- src каталог для исходных текстов проекта ПЛИС
- tb каталог для исходных текстов стенда проверки
- support каталог с полными решениями

# Подготовка к работа

Изначально каталоги src, tb, program, icarus, questa не содержат файлов. Перед началом работы требуется выполнить скрипт prepare.sh из каталога support для копирования файлов из каталога support/step1

#### Команды:

- · cd support
- ./clean
- · ./prepare
- cd ..

# Порядок выполнения

#### Подготовка к работа

Изначально каталоги src, tb, program, icarus, questa не содержат файлов. Перед началом работы требуется выполнить скрипт prepare.sh из каталога support для копирования файлов из каталога support/step1

#### Команды:

- cd support
- · ./clean
- ./prepare
- cd ..

```
PROBLEMS 8 OUTPUT DEBUG CONSOLE TERMINAL

• [verilog@host-15 lab_day3_02_schoolrisc]$ cd support

• [verilog@host-15 support]$ ./clean
bash: ./clean: Нет такого файла или каталога

• [verilog@host-15 support]$ ls
clean.sh prepare.sh step1 step2

• [verilog@host-15 support]$ ./clean.sh

• [verilog@host-15 support]$ ./prepare.sh

• [verilog@host-15 support]$ cd ..

• [verilog@host-15 lab_day3_02_schoolrisc]$ ■
```

### Обзор файлов проекта

## Посмотрите каталоги

- tb
- src
- program/p0\_program
- · boards/rzrd
- icarus/sim 0

#### Контрольные вопросы:

- Какой компонент является верхним уровнем для моделирования?
- Какой компонент является верхним уровнем для синтеза?
- Какое условие определяет правильность прохождения теста при test id=0?
- Какое условие определяет правильность прохождения теста при test id=1?
- Где находится список файлов для моделирования?
- Из каких компонентов состоит процессор schoolRISCV?

#### Сборка программы

Перейдите в каталог icarus/sim\_0, выполните сборку программы

- · cd icarus/sim 0
- ./p\_build.sh

```
<sup>∧sм</sup> main.S U ×
 program > p0_program > ASM main.S
   4
   5
   6
                     .text
   7
                     li a0, 0
   8
                     # 1i t6, 2
   9
                     # 1i t5, 0
  10
  11
                     # li t6, 1
  12
                     # 1i t5, 0
  13
  14
        start:
                    mv t5, a0
  15
                     addi a0, a0, 1
  16
  17
  18
 PROBLEMS
            OUTPUT
                    DEBUG CONSOLE TERMINAL
[verilog@host-15 lab_day3_02_schoolrisc]$ cd icarus/sim_0/
[verilog@host-15 sim_0]$ ./p_build.sh
 java -jar ../common/rars1_4.jar nc a dump .text HexText program.hex main.S
 cp ./program.hex ../../p0_program.hex
 cp ./program.hex ../../questa/sim_0/p0_program.hex
 cp ./program.hex ../../icarus/sim_0/p0_program.hex
 cp ./program.hex ../../boards/rzrd/p0_program.hex
o [verilog@host-15 sim_0]$ [
```

• В какие каталоги помещается файлы результата?

#### Моделирование в системе Icarus verilog в режиме командной строки

Выполните компиляцию и моделирование в режиме командной строки

- · ./compile.sh
- ./c run 0.sh
- ./c\_run\_1.sh

```
PROBLEMS OUTPUT DEBUG CONSOLE TERMINAL

[Verilog@host-15 sim_0]$ ./c_run_0.sh
WARNING: ../../src/school_risk/sm_rom.v:24: $readmemh: The behaviour for reg[...] mem[N:0]; $readmemh("...", mem); changed in the 1364-2005 standard. To avoid ambiguity or explicit range parameters $readmemh("...", mem, start, stop); Defaulting to 1364-2005 behavior.
WARNING: ../../src/school_risk/sm_rom.v:24: $readmemh(p_orgram.hex): Not enough words in the file for the requested range [0:127].
VCD info: dumpf:le dump.vcd opened for output.
VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.
args= 0 test_id= 0 name: test_0

test_id=0 test_name: test_0 TEST_PASSED

./../tb/tb,sv:52: $finish called at 3765 (1ns)

Verilog@host-15 sim_0]$ ./c_run_1.sh
WARNING: ../../src/school_risk/sm_rom.v:24: $readmemh: The behaviour for reg[...] mem[N:0]; $readmemh("...", mem); changed in the 1364-2005 standard. To avoid ambiguity or explicit range parameters $readmemh("...", mem, start, stop); Defaulting to 1364-2005 behavior.

WARNING: ../../src/school_risk/sm_rom.v:24: $readmemh(p_orgram.hex): Not enough words in the file for the requested range [0:127].
VCD info: dumpfile dump.vcd opened for output.
VCD warning: $dumpvars: Package ($unit) is not dumpable with VCD.
args= 1 test_id= 1 name: test_1

test_id=1 test_name: test_1 TEST_FAILED ********

./.../tb/tb.sv:52: $finish called at 415 (1ns)
[verilog@host-15 sim_0]$ ■
```


- Какой файл формируется после выполнения ./compile.sh?
- Как передаётся параметр test\_id в компонент tb?

# Моделирование в системе Icarus verilog в режиме GUI

Выполните моделирование в режиме GUI


• ./run gtkwave.sh &

#### Будет открыто окно GTKWave



Выделите компонент tb


- Выделите все сигналы tb
- Добавьте выделенные сигналы при помощи кнопки Append в область Waves
- Обратите внимание на сигнал test stop, он переходит в 1 через 200 нс



- Когда формируется сигнал завершения теста test stop?
- В каком состоянии находится сигнала test\_passed?

Выполните тест c test id=0, обновите результаты выполнения

- ./c\_run\_0.sh
- Обновите gtkwave при помощи кнопки Reload
- Отобразите всю временную диаграмму



- Когда формируется сигнал завершения теста test stop?
- В каком состоянии находится сигнала test\_passed?
- Как меняется младшая цифра на индикаторе display\_number[3:0]

#### Синтез для платы rzrd

Откройте новый терминал в VSCode, перейдите в каталог boards/rzrd, выполните синтез и загрузите прошивку на плату

- · cd boards/rzrd
- x synthesize.bash

Должен пройти синтез и загрузка проекта на плату. Если загрузка не произошла то возможно потребуется переподключить JTAG кабель. Команда ./x\_configure.bash производит только загрузка прошивки на плату

#### Контрольные вопросы:

- Как меняются две младшие цифры на индикаторе?
- Как меняются две старшие цифры на индикаторе?
- Что происходит при нажатии на кнопу key0 ?
- Что происходит при нажатии на кнопу key1?
- Почему при нажатии на кнопку key1 число на двух старших цифрах на единицу больше чем число на двух младших цифрах ?

#### Модификация программы

В тексте программы есть четыре строки с пустой командой addi a0, a0, 0; Эта команда ничего не делает, только создаёт задержку.

Проведите эксперимент, закомментируйте все эти строки, проведите сборку программы, синтез и посмотрите результат выполнения на плате. Попробуйте закомментировать только несколько строк и снова проведите синтез и выполнение на плате.

#### Контрольные вопросы:

- Как и почему изменилось изменение цифр на индикаторе?
- Сколько пустых команд достаточно для правильной работы?

#### Проведите моделирование

#### Контрольные вопросы:

- Как влияет параметр is\_simulation на поведение таймера tick\_counter?
- Как изменяется поведение tick\_counter при различном числе команд addi a0, a0, 0 в тексте программы?