

Конечные автоматы Диаграммы состояний Рекомендации по стилю кодирования

Дмитрий Смехов




Лекция по конечным автоматам

Концепция конечного автомата на ПЛИС Представление алгоритмов в виде конечных автоматов Александр Силаньтев https://youtu.be/MDkaXKM5XYI



Автомат Мура





Автомат Мили








Диаграмма состояния автомата Мура



S1 и S2 — состояния. Дуги помечены входными сигналами



Диаграмма состояния автома Мили



S0, S1, S2 — состояния. Дуги помечены как ј / k ј — входные данные k — выходные данные



Реализация на SystemVerilog

```
logic [0:0]
            state;
                                                                 logic [0:0]
                                                                              state;
always ff @(posedge clk) begin
  if( rstp ) begin
                                                                       case( state )
     state <= # 1 0;
                                                                          0: begin
     c <= #1 0;
                                                                              c <= #1 0;
  end else begin
                                                                              if( a )
     case( state )
        0: begin
                                                                          end
            c <= #1 0;
                                                                          1: begin
            if( a )
                                                                             c <= #1 1;
               state <= #1 1;
                                                                             if( ~a )
        end
        1: begin
                                                                          end
           c <= #1 1:
                                                                       endcase
           if( ~a )
              state <= #1 0;
                                                                       if(rstp)
        end
     endcase
                                                                 end
  end
end
```

```
always ff @(posedge clk) begin
               state <= #1 1;
             state <= #1 0;
          state <= # 1 0:
```



Два always блока

```
logic [0:0]
            state;
                                                      always comb begin
logic [0:0] next_state;
                                                           case( state )
                                                           0: begin
always_ff @(posedge clk) begin
                                                             c = 0;
  if( rstp )
                                                              if(a) begin
    state <= # 1 0;
                                                                 next_state = 1;
  else
                                                           end
    state <= # 1 next_state;
                                                           1: begin
end
                                                             c = 1;
                                                              if(~a) begin
                                                                 next_state = 0;
                                                           end
                                                      end
```



Два always блока — автомат Мили

```
logic [0:0]
                                                      always comb begin
           state:
logic [0:0] next state;
                                                            case( state )
                                                            0: begin
always_ff @(posedge clk) begin
                                                             c = 0:
  if(rstp)
                                                              if(a) begin
    state <= # 1 0:
                                                                 c=1;
  else
                                                                 next state = 1;
    state <= # 1 next state;
                                                              end
end
                                                            end
                                                            1: begin
                                                             c = 1;
                                                              if(\sima) begin
                                                                 next state = 0;
                                                            end
                                                      end
```



Два always блока — сложная логика

```
logic [0:0]
            state;
logic [0:0]
           n state;
always ff @(posedge clk) begin
  if( rstp ) begin
    cnt <= #1 0;
    state <= # 1 0;
  end else begin
    cnt <= #1 n_cnt;
    state <= # 1 n_state;
  end
end
```

```
always comb begin
     n_state = state;
     n_cnt = cnt;
     if( a )
        n_state = 1;
     if( 1==n_state ) begin
       n_cnt++;
     end
     if(b)
       n_cnt=0;
     if( 10==n_cnt )
        n state = 0;
```

end