

题 目 基于FPGA的 机器视觉算法实现

仪器科学与工程学院（系）测控技术与仪器专业

学 号 22011229

学生姓名 戴天宇

指导教师 王立辉

顾问教师 陆佳华

起止日期 2015年2月至6月

设计地点 中心楼5楼，Xilinx

基于FPGA的机器视觉算法实现

# 摘要

机器视觉是一项应用十分广泛的技术，它基于数字图像处理。图像处理的实现可以分为软件和硬件，而硬件实现则通常使用FPGA来完成。硬件实现相较于软件实现，在速度方面拥有者巨大的优势，但同时也拥有着开发难度、不能实现一些比较复杂的算法的等问题。Xilinx的ZYNQ平台结合了软件和FPGA两个平台，它在FPGA上加入一个ARM硬核，并使用AXI总线协议进行交互，可以方便地构建软件和硬件的协作系统，同时，Xilinx的新开发套件Vivado提供了一个良好的IP封装和应用模式。

本设计利用这些要素，设计了一个在FPGA进行图像处理的的开源IP库，库中已经实现了灰度化、阈值化、对比度和亮度变换、均值滤波器、排序滤波器、局部阈值化、腐蚀膨胀、边缘检测、裁剪、镜像、平移、缩放、错切、旋转操作，库中所有的模块遵循同一接口标准，它们最大支持12比特的单通道色彩，4K分辨率和15x15的窗口，拥有流水线和请求响应两种模式，并具有各自的 软件仿真、硬件仿真和板上测试，最终封装为Xilinx建议的标准IP。同时，还提供了一个AXI的配置模块，用于演示软件和硬件的协作。

关键词：机器视觉， 图像处理，FPGA，ZYNQ

The FPGA based implementation of machine vision algorithm

# Abstract

Machine vision is a technology which applicate widely, it base on image processing. Image processing can be implemented width software and hardware, and the hardware always is FPGA. Compared to software, hardware has a great advantage on speed, but the hardware aslo has some problems, development with hardware is difficulty, and many complicated algorithms can not implemented on it. The ZNYQ from Xilinx combines software and FPGA, it adds an ARM core to FPGA, using AXI-Bus to communicate between them. ZYNQ allows us to build a collaboration systems with software and hardware, and the new designed suite Vivado from Xilinx also provides a good model for packaging and applying IP cores.

By using them, I designed an open source IP library for image processing, now it already contents graying, threshold, contrast and lightness transform, mean filter, rank filter, local threshold, erosion and dilation, match template, crop, mirror, pan, scale, shear, rotate. All modules have the standard interface, and support 12bits color per channel, 4K display and 15x15 window. Moreover, each module has pipeline and req-ack mode, and own software simulation, functional simulation and testing on board. A module bulid with AXI-Bus is supplied, it used for showing a collaboration systems.

Keywords：Machine vision, Image processing, FPGA, ZYNQ

# 目录

[摘要 1](#_Toc420956636)

[Abstract 1](#_Toc420956637)

[目录 3](#_Toc420956638)

[第一章 绪论 5](#_Toc420956639)

[1.1 引言 5](#_Toc420956640)

[1.2 数字图像处理 5](#_Toc420956641)

[1.3 图像处理的FPGA实现 6](#_Toc420956642)

[1.4 SoC平台-ZYNQ 6](#_Toc420956643)

[1.5 本文研究目的和实现内容 7](#_Toc420956644)

[第二章 设计与架构 8](#_Toc420956645)

[2.1 分类 8](#_Toc420956646)

[2.2 接口设计 8](#_Toc420956647)

[2.3 可定制IP核设计 11](#_Toc420956648)

[2.4 目录结构，测试与发布 13](#_Toc420956649)

[第三章 算法实现 18](#_Toc420956650)

[3.1 算术系统 18](#_Toc420956651)

[3.2 设计流程实例 20](#_Toc420956652)

[3.3 点操作 25](#_Toc420956653)

[3.4 局部滤波器 32](#_Toc420956654)

[3.5 几何变换 50](#_Toc420956655)

[第四章 板上验证 61](#_Toc420956656)

[4.1 测试框架 61](#_Toc420956657)

[4.2 AXI总线模块的构建 62](#_Toc420956658)

[4.3 测试-点操作 66](#_Toc420956659)

[4.4 测试-局部滤波器 69](#_Toc420956660)

[4.5 测试-几何变换 72](#_Toc420956661)

[4.6 结论 76](#_Toc420956662)

[参考文献 77](#_Toc420956663)

[致谢 79](#_Toc420956664)

# 第一章 绪论

## 1.1 引言

机器视觉是一种基于图像处理(Image Processing)的技术，图像处理服务于人类的视觉系统，经过漫长的发展，人类对视觉信号的处理方式由原始的间接记录演化成了由电子器件主导的直接记录，通过感光器件，我们可以得到记录光强的若干信息，对这些信息进行处理，也就是对视觉信息进行分析和再构，其重要性不言而喻。

人类所有活动的都依赖于信息的操作，正如当巴贝奇在发散地研究各个领域、想要制作计算机器来尝试一些东西的时候，他真正的研究主题实际上信息，是信息的通信、编码、处理等[1]。这一点在现代社会显得尤为清晰。而图像处理就是对图像信息的操作，它一般处于图像信息输入和输出之间，本质上是对输入信息进行各种各样的滤波，来转换其信息所处的空间，从而达到强调、提取信息等等目的。

传统的图像处理方法是模拟和光学的，在精确的现代记录方式出现之前，人们用自己的双手和画笔进行着图像处理，正如贡布里希所言，“艺术家同样无法转录他所见到的东西，他所能做的只是把他所见翻译成他的绘画手段的表现形式罢了。”[2]。事实上，图像处理就是有着这样的一个目的——去得到相对于原始图像的、我们想要的东西。随着技术的飞快进步，尤其是CCD和CMOS这种感光元件以及存储器的出现，让我们获得了记录和复制同一副图像的能力，我们拥有了更多的自由去做一些实验，加上电子技术的进一步发展，数字图像处理技术诞生了，比起传统的处理方式，它大大提高了研发和生产的效率，可以完成的操作是传统方式望尘莫及的。

## 1.2 数字图像处理

数字图像处理，即为使用计算机对量化和数字化后的图像数据进行处理，数字图像的定义是：“一个存储着数值的二维数组”，这意味着图像被映射到了一个二维空间内，由若干坐标和坐标信息来表示图像本身的信息，每一个这样的坐标点就被称为“点”，“点”一般作为图像的基本操作单元。 有了被存储在数据单元内的图像数据，便可以对图像进行各种操作，操作的基础是各种数学运算，比如加减乘除卷积等等，利用这些操作可以实现[3]：

1. 图像增强：改善图像的主观质量，比如降噪、对比度调整、色彩校正等等。
2. 图象复原：对已经发生退化的图像进行修正，分析退化的原因进行逆运算，从而将图像恢复到应有的状态。
3. 图象重建：将图像数据重组，比如缩放、旋转、色彩空间转换等。
4. 图像分析：使得计算机可以从图像中获取知识，经常表现为某种形式的测量。
5. 模式识别：基于测量的模式进行物体识别，比如人脸识别等等。

计算机视觉便是建立在以上基础操作的一种学科，研究出一系列模型来处理图像，最终给出人们需求的结果。

传统的机器视觉是基于软件的，理论上任何一种图像处理算法都可以在一个单独的处理器上实现，区别是越复杂的算法，需要消耗的时间越多，这对于追求效率的人类显然是不可接受的，所以越来越多的并行架构出现，比如空间并行和逻辑并行，对于这样的系统，软件的方案就不再是完美的了，软件适合高层的图像处理操作，比如与某些智能操作，而操作级的处理则需要另辟蹊径，FPGA的出现则提供了这样的一种途径。

## 1.3 数字图像处理的FPGA实现

FPGA(Field Programmable Gate Array ,现场可编程逻辑阵列)属于VLSI(Very Large Scale Integration， 超大规模集成电路)的一种[4]，在和其他专用定制的ASIC不同，FPGA属于在设计成本和最终性能之间的一个平衡产物，它是一种包含可反复使用字段的小规模逻辑模块和元件的可编程器件。由于不需要考虑一次性工程成本，所以它的设计成本和上市成本要比传统ASIC低得多，但由于缺少了一些额外的IC后端流程，所以它的性能和功耗一般无法与专用ASIC相提并论，但即便是如此，对于以软件处理为主导的领域，它的性能仍然是一个巨大的优势，图像处理就是这样的一个领域。

FPGA本质上是一个通用电路，它利用厂商预设的逻辑单元、存储资源和布线资源构成的数字电路来实现一些算法操作，由于开发FPGA本质上是搭建数字电路，FPGA实际上拥有着先天的并行性，这对于图像处理是非常契合的，因为对于大多图像处理操作，每一个像素点，乃至每一个结构元素都是互相独立的，使用FPGA可以对任意处理模块进行复制，从而达到一个周期处理一张图像的理论效果。

不仅如此，FPGA还十分适合流水化操作，保证每个周期都有一个输出，并且这种输出是连续而不间断的，同时，即便不是流水化操作，FPGA也可以通过自己设计的协议完成请求响应的等工作模式。总而言之，FPGA是十分灵活的。

许多算法已经被证实过可以使用FPGA进行实现，比如一些点操作、形态学操作等等，同时得到了良好的效果。

## 1.4 SoC平台-ZYNQ

SoC(System on Chip，片上系统)是指一个将计算机或者其他电子系统集成到单一芯片中的集成电路，也就是说，在单一芯片中放置一个CPU，随后提供它的BSP(Board Support Package，板级支持包)，让这个芯片支持软件开发，这种设计常常被用在嵌入式软件领域，众多的微控制器就是其中的一种典型实现。

这里要探讨的是SoC和FPGA的结合，Xilinx很早就做出过PowerPC硬核和FPGA结合的架构(Virtex-4, 5系列)，但最后由于需求等问题无疾而终，之后又出现了Altera的Nios和Xilinx的Microblaze软核系统，它们利用一部分的逻辑资源构建一个CPU，并提供基本的BSP进行开发，虽然支持面广，但资源和性能仍然不如硬核架构。

ZYNQ架构是Xilinx最新推出的一种SoC+FPGA的架构，采用7系列的FPGA和ARM硬核的结构，将系统部分称为“PS”端，逻辑部分称为“PL”端，两端通过AXI总线进行交互，并提供了对开发者友好的全套、一体化设计环境，很大程度上解决了性能和资源问题。

利用ZYNQ平台，我们可以很方便地使用PS部分对PL部分进行配置和数据交互，这为软件算法的硬件加速提供了GPU外的另一种便利的可能，比如可以将两个矩阵送给PL端计算，返回给PS端，由于Xilinx提供了完善的AXI总线模块模板，让这个开发过程变得非常简单。

## 1.5 本文研究目的和实现内容

基于以上原因，我选择实现一个FPGA的图像处理库，这个库将会包含许多基础的图像处理操作，每一个操作都分为流水线和请求响应两个模式，并拥有各自的软件仿真、HDL功能仿真和板上测试，并计算PSNR进行可信度分析。

每一个操作都会被封装成Xilinx的Vivado设计套件中的IP核，并利用图形化设计界面进行板上测试工程的搭建。

对于语言的选择，由于VerilogHDL比起VHDL更适合算法描述，而图像处理比起系统架构更多的是算法问题，所以选择使用VerilogHDL进行模块的设计。

测试平台利用业界普遍用于测试的SystemVerilogHDL进行搭建，功能仿真使用Modelsim软件进行。

软件仿真则选择简单强大的Python和PIL库实现。

除此之外，还会简单地展示如何在ZYNQ平台上实现PS和PL端的交互，实现SoC系统和FPGA的高效协作。

FPGA-Imaging-Library(FPGA的图像处理库)属于自由软件，以LGPL(GNU Lesser General Public License)[5]许可发布。

# 第二章 设计与架构

由于所有的图像处理模块从属于同一个系列，并且需要兼容流水线和请求响应两种模式，所以需要一个标准的接口，这个接口用来连接各个模块，接口设计的标准是要使得每个模块之间的耦合最松，同时又不需要每一个处理结果都要开一个单独的帧缓存、以造成资源的浪费。不仅如此，在还需要考虑到模块自身的可定制(重用性)和软件可控性。同时由于要提供给用户使用，必须要提供一套完整的软件和实测流程。

本章将会说明如何去设计这样的一套接口，如何实现模块的标准化，以及提供给用户的仿真、实测和使用流程。

## 2.1 分类

在设计之前，首先要完成的是分类，由于图像处理种类繁多，所以考察这些不同的种类，并提取共同之处对于设计和架构是十分必要的，针对于FPGA的图像处理操作的分类工作已经在Donald G.Bailey的专著中[3]有非常完整的结论，这里加以提取和重构，已实现的图像处理主要的操作分为如下几类：

1. Point :对每一个像素进行的操作，它意味着所有这种类型的IP核在一个操作周期内都只能够对一个点进行操作，所以这里将会有甚多的基础操作，像是灰度化、阈值化、对比度变换等等。
2. Generator: 这是一个特殊的分类，它包含一些用于生成数据结构或者控制内存的IP核，比如行缓存生成，帧控制等等。
3. LocaFilter: 基于窗口的操作，也就是局部滤波器，窗口是一种特殊的数据结构，这种数据结构将图片的一部分分割了出来。这个分类中的IP核经常用于模糊和锐化这些目的，比如均值滤波器，排序滤波器等等。
4. Geometry: 如其名所示，这个分类下的IP核被用于几何变换，和其他分类不同，这个分类操作的对象是坐标而不是色彩，比如平移、缩放、旋转等仿射变换。
5. Detection: 边缘检测，比如Harris角点检测等等。
6. Histogram: 创建直方图，并从中获取一些有用的信息。

## 2.2 接口设计


根据这些操作的功能和要求，可以将接口设计分为两个部分——基础端口和扩展端口。

### 2.2.1 基础端口

基础端口，也就是所有模块的接口中，至少包含的一些端口，这些端口被设计为如下形式：

1. clk: 时钟信号，用于提供同步时钟。
2. rst\_n: 全局复位信号，用于复位和初始化。
3. in\_enable: 输入数据使能，用于控制输入数据流。
4. in\_data: 输入数据流，提供处理的数据源。
5. out\_ready: 输出数据有效，作为操作结束的标志。
6. out\_data: 输出数据流，送出处理后的数据。

这些端口保证了每个模块的基本功能，图示如图2-1。

图2-1 基础接口示意

模块的运作方式如下：


首先进行全局的复位，对模块进行初始化，而后输入数据随着输入数据使能信号输入模块，在同步时钟的若干个周期后准备好输出数据，使能输出数据有效信号，通知外部电路取出数据。

### 2.2.2 扩展端口

由于每个模块自身的独特性，基础端口提供的功能往往不足以满足模块的实现，所以这时候需要加入扩展端口来满足需求，扩展端口一般被设计为以下形式：

1. x: 不定端口，取决于模块自身的要求，比如对于阈值化模块，这个参数就是阈值。
2. in\_count\_x: 输入坐标的x分量，通常用于几何变换。
3. in\_count\_y: 输入坐标的y分量，通常用于几何变换。
4. out\_count\_x: 输出坐标的x分量，通常用于几何变换。
5. out\_count\_y: 输出坐标的y分量，通常用于几何变换。
6. frame\_addr: 通常用于帧控制，提供某一个输出数据的地址。

这些端口和基础端口合并起来，便可以满足每一个模块的需求，如图2-2所示。

图2-2 完整接口示意


至此，接口的硬件部分便设计完毕。

### 2.2.3 接口协议

接口的硬件部分定义结束后，还必须定义其协议部分。由于每一个模块同时存在流水线模式和请求响应模式，同时为了兼容已有的接口标准，达到最简化的设计目的，我让两种模式遵循了同一套接口标准，不同的仅仅是在两种模式下接口的行为方式。

#### 2.2.2.1 流水线模式


流水线模式时，在输入使能in\_enable有效的情况下，从第一次输出数据有效标志out\_ready有效开始，输出数据out\_data便会源源不断地送出，每一个周期都会送出一个有效数据。在这种模式下，从第一个数据有效开始，输出便是连贯的，如图2-3所示。

图2-3 流水线模式时序

这种模式一般用于需要连续数据流的应用中，由于采用了流水线做缓冲，所以一开始的若干个周期延迟在实际运用中是不需要关心的，也故理论上可以插入任意级流水来达到最高的Fmax(工作频率)。


#### 2.2.2.2 请求响应模式

在这个模式下，in\_enable和out\_ready两个标志信号被当做请求信号req和响应信号ack，输入数据in\_data随着每一次in\_enable的上升沿被送入模块进行处理，处理完成后out\_ready有效来通知外部电路取走数据，直到下次in\_enable的上升沿到来为止，输出数据的状态都不会发生改变，如图2-4所示。

图2-4 请求响应模式时序

这种模式一般用于一些特殊的模块，比如直方图操作下的模块，对于这些模块，流水化的操作是没有意义的。此外，这种模式还可以被用于和软件的交互中，因为软件很难做到同步数据流的模式。

综上，最终模块的接口工作模式如图2-5。

图2-5 接口工作模式

## 2.3 可定制IP核设计

明确了每一个模块的接口以及其协议之后，便可以考虑IP核的设计了。IP核(intellectual property core，知识产权核)是指由某一方开发者提供的形式为逻辑单元、芯片设计的可重用模块，使用IP核能够为设计减少开发周期，并且达到比较好的效果。

对于图像处理操作，一个IP核应当用于良好的可重用性和软件可控性，可重用性本质上就是一个IP提供了若干种工作模式，用户可以根据参数对IP核进行不同的配置，使得IP核在不同配置下被综合成不同的模式。而软件可控性，这里指的是可以通过AXI总线使得SoC部分可以对IP核进行一定的控制，比如在流水线模式下可以提供一些配置参数，在请求响应模式下可以直接进行数据交互。

### 2.3.1 可重用性设计

在VerilogHDL中，可重用性一般是通过parameter语句和generate语句实现的，generate语句在VerilogHDL1995标准[6]里是没有的，但在VerilogHDL2001标准[7]中，向VHDL学习中它加入了这个语句，现在几乎所有的综合工具都支持这个语句。


parameter语句常用于配置静态参数，来决定模块的工作方式，generate语句则根据parameter语句设定的参数来告诉综合工具哪一部分需要被综合，比如以下代码：

// 0 for pipeline, 1 for req-ackparameter work\_mode = 0;parameter color\_width = 8;input[color\_width - 1 : 0] in\_data;......generate if(work\_mode == 0) beign ...... end else beign ...... endendgenerate......

根据color\_width来确定输入数据的位宽，根据work\_mode来确定要综合的部分。此外，generate语句还可以被用来实现逻辑复制，这为流水线的设计减少了不少工作量。

### 2.3.2 IP核设计

一般情况下，一个单独或者一个系列具有层次的HDL文件便可以被看成一个IP核，这种IP核通用性最强，但从使用效率的角度却不如针对每一个厂商的开发套件专用的封装，本项目使用Vivado作为开发工具，使用的是Vivado的封装工具。Vivado的IP封装工具在基本的IP封装上加了一层GUI，用于和用户进行直接的交互，一个设计封装好的IP核如图2-5所示：

图2-6 Vivado封装的IP核

通过这个IP工具，我们可以给模块的参数添加任意形式的约束，由于它支持expr表达式[8]，所以我们甚至可以通过某一个参数的取值来自动确定另一个参数的取值，避免了用户自行计算的这一个步骤，例如，我们想要通过im\_width这两个参数来确定im\_width\_bits(图像宽度的位宽)时，可以利用下面的语句来完成 ；

if {[expr log($im\_width)/log(2)] > [expr int(log($im\_width)/log(2))] } { set ${im\_width\_bits} [expr int(log($im\_width)/log(2)) + 1]} else { set ${im\_width\_bits} [expr int(log($im\_width)/log(2))]}

封装后的IP核有资源文件，一个用于记录IP结构的xml文件和一个控制GUI的tcl文件，以及可能存在的一个服务于expr表达式的gtcl文件构成，这些文件使用相对路径，所以可以很方便地将IP核转移到任何位置。


## 2.4 目录结构，测试与发布

由于这个图像处理库遵循同一套规范，并且面向用户，所以需要一个规范化的设计结构，这个结构被要求提供一套完整的：

可配置的可选测试样例 -> 软件仿真 -> 功能仿真 -> PSNR计算分析 -> 板上测试。

### 2.4.1 目录结构

由于以上原因，一套完善的目录结构是必要的，这不仅对于用户而言，也是对于开发的便利和严谨性而言，我将目录设计成了如图2-7的形式。

图2-7 目录结构

每一个目录的作用如下：

1. HDL: FPGA工程以及被打包好的IP核被放置在这个文件夹内，它们由Vivado建立。
2. ImegForTest: 一个用于存储图片的文件夹，你可以将你想要进行测试的图像放在这里，只有"jpg"和"bmp"格式的文件被支持，不仅如此，一个名为"conf.json"的文件被用来配置仿真参数。
3. SoftwareSim: 软件仿真的python源文件在这里，它们能够以软件的方法向你展示这个模块的功能。仿真结果将会被放置在"SimResCheck"文件夹内。
4. HDLSimDataGen: 这里有一个python的源文件，它是用来创建"dat"文件的，这种文件被作为HDL功能仿真时图像数据的来源。dat文件将会被放置在"FunSimForHDL"文件夹内。
5. FunSimForHDL: HDL功能仿真将在这里进行。
6. SimResCheck: 一个名为"covert.py"的python源文件将HDL功能仿真的结果转换为图像，此外，软件仿真的结果也会被放置在这里，另一个名为"compare.py"的源文件用于将所有的软件仿真结果和HDL功能仿真结果进行比对，然后生成一份报告，用于评估IPCore的质量。
7. DocGen: 自己编写的针对HDL的注释->文档解析器，用于快速生成一个当前项目的文档模板。

### 2.4.2 测试流程

测试分为软件仿真、功能仿真、PSNR计算和板上测试。

#### 2.4.2.1 软件测试

我根据每一个模块的特性提供了一些用户可选的仿真参数，这些参数通过一个"conf.json"文件被配置，并作用于每一个张测试图像。这些参数和图像随后被用于软件仿真的程序读入，并生成软件仿真的结果，软件仿真程序遵循一个标准，其函数结构如下：

def name\_format(root, name, ex, conf):def transform(im, conf):def debug(im, conf):

name\_format函数接受的参数为所有图像的文件路径、文件名、扩展名，以及用户设定的配置文件，返回一个字符串，这个字符串将作为处理后图像的文件名。

transform函数接受一个Image对象的指针与用户设定的配置文件，返回一个Image对像的指针，这个对象即为经过这个模块处理后的图像。

debug函数接受的参数和transform函数一致，但返回的是一个字符串，这个字符串应当包含这个模块处理后的图像的像素数据，用于调试。

#### 2.4.2.2 HDL功能仿真

功能仿真用于HDL文件的功能测试，其基本流程是：

将图像和配置转换为dat文件 -> 搭建Test bench并读入文本进行仿真 -> 输出结果到res文件 —> 转换为图像。

将图像转换为dat文件的过程是由python完成的，这个程序同样遵循一个标准：

def name\_format(root, name, ex, conf):def conf\_format(im, conf):def color\_format(mode, color):def create\_dat(im, conf):

name\_format函数接受的参数为所有图像的文件路径、文件名、扩展名，以及用户设定的配置文件，返回一个字符串，这个字符串将作为处理后图像的文件名。

conf\_format函数接受一个Image对象的指针与用户设定的配置文件，返回写在目标dat文件起始位置的字符串，这个字符串可以视作与Test bench传递模块参数的接口，它作用于整张图像。

color\_format函数接受一个图像的模式和一个像素的色彩值，返回的是一个格式化后的色彩值，格式化的格式根据模块的需求和图像模式而定，模式通常为RGB、灰度等。

create\_dat函数接受一个Image对象的指针和用户设定的配置文件，它返回的是当前图像被转换后的dat文件所需要写入的所有内容。 有了数据的来源，需要考虑的便是Test bench的搭建，Test bench，即测试平台，是HDL验证领域所必须搭建的，这对于模块的功能判断和调试是十分有必要的，我使用SystemVerilogHDL来搭建测试平台，SV灵活强大，抽象能力强，几乎是业界搭建测试平台的标准，对于测试平台，虽然对于不同的模块难以完全标准化，我仍然设立了一套基本的标准：

interface TBInterface (input bit clk, input bit rst\_n);

task init\_file();

task init\_signal();

task work\_pipeline();

task work\_regack();

TBInterface是一个接口，用于构造仿真需要的接口，这里使用接口并不是为了在设计的时候模糊接口完整的定义，因为它并不与verilog兼容，这样做的好处仅仅是让结构看起来更清晰，比如在实例化的时候可以这样去做：

TBInterface #(3, 8) RGBPipline(clk, rst\_n);

Test Test1(RGBPipline.clk, RGBPipline.rst\_n......

接口后是四个task(任务)。

init\_file在每一张新的图像输入的时候被调用，一般用于将图像的宽高写入res文件，并且读取用户定义的配置参数，使其作用于整张图像。

init\_signal用于在每张图像被处理前进行一些信号初始化工作，比如rst\_n这个复位信号就可以在这个流程中完成模块的复位操作。

work\_pipeline是工作流程，用于指定这个模块在流水线模式下如何被测试，以及将要输出怎样的数据。

work\_regack同上，唯一的区别在于这个task用于请求响应模式下的测试。

仿真完成后得到的是一系列的res文件，这些文件中有处理结束后的图像数据，接下来将这些数据利用一个python脚本进行转换，便可以得到HDL功能仿真的结果。

#### 2.4.2.3 PSNR计算分析

有了软件仿真和功能仿真的结果，便可以对模块实际运作的质量进行一个评估，这里选用PSNR进行评估，PSNR的计算公式如式2-1。

其中，MSE是原图像与处理图像之间的均方误差，MAX是图像在当前位宽下的最大值，这里用软件仿真的结果作为原图像，HDL功能仿真的结果作为处理图像。PIL库提供了计算MSE的函数，加上math库中的log函数即可完成计算：

diffs = ImageChops.difference(Image.open(f\_pair[0]), Image.open(f\_pair[1]))stat = ImageStat.Stat(diffs)rms = sum(stat.rms) / len(stat.rms)psnr = 20.0 \* math.log10(255.0 / rms) if rms != 0 else 1000\*1000

PSNR值的单位为dB，理论上，PSNR值越大失真越少，代表图像处理的质量越高，一般情况下PSNR > 30dB即为人眼可以容忍的范围。

### 2.4.3 板上测试

一些板上测试工程会被提供，它们由Vivado的图形化设计界面构建，使用xilinx提供的Zybo开发板，并使用Ov7670摄像头模块作为图像来源，使用VGA作为图像输出，同时建立一个AXI总线的IP核来完成简单的通过软件对模块的配置。

### 2.4.4 发布

项目拥有自己的发布网站，发布网站使用Pelican作为框架，用html、css和js开发，并搭建在VPS上，最终发布于fil.dtysky.moe。

# 第三章 算法实现

明确了设计和架构，便可以进行算法的实现。本章将会说明如何实现图像处理的算法，以及如何运用它们。

## 3.1 算术系统

图像处理中会用到一些基本的数学运算，这些运算构成一个算术系统，对于FPGA而言，如何在资源和运行频率之间保持平衡是一个基本的考量。本节将会说明如何在FPGA中实现符号数、定点数和函数的一些运算。

### 3.1.1 Verilog的符号系统

在VerilogHDL2001的标准[7]中，符号系统被加入，符号数是以目前DSP中最流行的符号系统存储的，所有的正数以原码形式保存，而负数则以2的补码的形式存在，2的补码的公式定义如式3-1-1。

其在Verilog中的求得方式如下：

comp = {true\_sign, ~true\_num + 1}

其中comp表示补码,true\_sign表示原码的符号位，true\_num表示原码的数据位，可见，2的补码实质上就是在保留符号位的前提下，对数据位的每一位取反后整体加1。

Verilog中符号数的计算包含加法和乘法，减法使用相反数的加法代替，除法则需要专用电路实现，在简单应用中往往采用移位或者查找表来实现，这里不做讨论。在图像处理中，符号数的运算会涉及溢出问题，由于可以设置足够的保护位来防止运算本身的溢出，所以唯一需要考虑的溢出就是图像意义下的溢出，比如色彩为数为8的时候，255就是一个溢出上限，而由于一般状况下色彩和坐标都应当正值，所以0一般都作为一个溢出下限，所以这个时候需要一套舍入系统来完成结果的舍入，这一系统将在3.1.3中讨论。

### 3.1.2 定点数系统

在FPGA的图像处理所需要的算术系统中，另一个重要的系统是定点数系统，它的存在可以让FPGA进行小数运算，这对于图像增强或者几何变换等操作是必要的。定点数所表示的数值与一致，均为式3-1-2的形式，包括符号定点数的计算公式也是与式3-1-1一致的，但n的范围则由原来的[0, ∞]，扩展到了[-∞, ∞]。

*X* = ∑*xn*2*n*        (3 − 1 − 2)

定点数的运算和整数运算过程基本一致，不同的是我们需要根据小数运算的规则对结果进行分割，来确立整数位和小数位，比如对于乘法，就需要将原先两个乘数的小数位的位宽相加，作为结果的小数位位宽，如表3-1-1。

|  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Src1 |  |  | 0 | 1 | . | 1 | 0 |  |  |
| Src2 |  |  | 0 | 1 | . | 1 | 0 |  |  |
| Res | 0 | 0 | 1 | 0 | . | 0 | 1 | 0 | 0 |

表3-1-1 定点数的乘法

### 3.1.3 舍入系统

由于图像处理所操作的数据基本都是有范围限制的整数，所以一个舍入系统是必要的，这个系统的作用在于对溢出的数据进行合理的截断，以及将小数舍入的整数。在这个项目中，我选择的是就近舍入，即将舍入到最近的数字，这也是软件算术系统中所广泛使用的。比如，对于一个16bits，定点位为8的定点数，其舍入规则如式3-1-3所示。

对于溢出，一个简单的边界检查便可以达到目的，而对于定点数的小数向整数的舍入，则需要先将定点数转换为原码，而后进行截断，再转换为补码，而后根据原来的补码进行最终的舍入，可以设计一个FixedRound核（FR核）来完成这个运算，的原理是，定点符号数fixed\_num首先被转换为了原码num\_true，而后将小数部分进行了整体的截断，之后再转换为了补码num\_comp，最后根据num\_true的符号位和fixed\_num定点位后的第一位一位，即小数点后的第一位的值来确定舍入方式。如果这一位是1，则代表在十进制中，被舍入数的小数点后第一位大于5，否则小于5，之后根据四舍五入法则进行舍入即可。

### 3.1.4 函数

图像处理中会用到一些函数，最为常见的就是三角函数，在一些几何变换中这些函数非常有用，对于一些实现方式而言，函数的计算可以交由软件进行，在FPGA部分则不需要关心传来参数的具体意义，直接计算即可，这种做法的好处是泛用性强，但不够直观，所以当需要一定的直观性的时候，就需要一种方式来让FPGA直接得出这些函数的值。例如，如果想用FPGA求得三角函数的值，最常见的做法就是建立一个LUT(Lookup Table，查找表)，这相当于建立了一个经验公式，来快速地获得限定范围内函数的值。

## 3.2 设计流程实例


以帧控制器为实例，来说明如何设计每一个模块。

帧缓存是FPGA图像处理的一个基本单元，它缓存一张完整的图像。一般FPGA中的帧缓存都是用RAM(Random Access Memory，随机存储器)来实现的，这些RAM可以常用的可以分为SRAM(Static Random Access Memory，静态随机存储器)和SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)两种，前者控制简单，效率高，后者则控制较为复杂。这一节将会探讨如何设计一个FramController核(以下简称FC核)对以Xilinx的FPGA中的RAM资源为基础的帧缓存进行控制。


### 3.2.1 原理

一般FPGA器件中的片内RAM分为两种，Block RAM（块存储器，以下称BRAM）和Distribute RAM(分布式存储器，以下称DRAM)[9]，两者本质上都是SRAM。BRAM较大和快速，但不如DRAM灵活，容易造成浪费。用于测试的xlg7Z010clg400，片内RAM只有256kb[10]，对于大图像只能够采用SDRAM进行扩展，但考虑到本项目主要论述的是图像处理的算法，所以不加以讨论。

在Vivado中，RAM可以被配置被为许多种形式[11]，比如Single Port RAM(单口RAM，只有一个读写数据的端口)，Simple Dual Port RAM(简单双口RAM，两个端口，但是只有一个端口可以写入)，True Dual Port RAM(真双口RAM，两个端口都可以写入)等，对于帧缓存，一般采用的是Simple Dual Port RAM，这种配置方式下的RAM读写时序如图3-2-1[11]所示。

图3-2-1 RAM读写时序

可见，对于写操作，只需要使得地址和数据同步送入RAM相应端口即可，而对于读操作，则需要有一定的延迟，这个延迟是根据配置时选择插入的寄存器来决定的，对于不同的应用插入的级数不同，Vivado中可以最多插入三个寄存器来形成三级流水线，如图3-2-2[11]所示。

图3-2-2 三级流水线下的读操作


### 3.2 设计和实现

根据原理，此模块只需要在第2章的接口标准加上一个地址输出即可，实现一个FrameController核（以下简称FC核），此核主要由一个地址输出计数器、一个读使能延时计数器和复位系统构成，由于工作模式有流水线和请求响应两种，读写模式也有两种，所以总共有四种模式，这些模式的实现方式如下：

#### 3.2.2.1 流水线模式写


保证地址和数据同步流水化输出，在复位时二者皆输出为0，实现如下：

in\_enable或rst\_n为低时，out\_ready输出为0，即输出无效，此时地址计数器不工作；否则输出有效，计数器在每个clk的上升沿加1，直到加满根据用户设定的宽和高算出来的地址最大值，开始下一次循环，波形如图3-2-3。

图3-2-3 流水线模式写入时序


#### 3.2.2.2 流水线模式读

基本同3.2.3.1，但在工作模式时，读使能计数器首先有效，在地址输入后的ram\_read\_latency个周期后，读使能计数器锁定，并输出第一个有效值，之后每个周期都会输出一个有效值，波形如图3-2-4。

图3-2-4 流水线模式读出时序


#### 3.2.2.3 请求响应模式写

地址和数据同步输出，一次请求一次响应输出，复位时输出为0，实现如下：基本同3.2.3.1，但地址计数器只有在in\_enable的上升沿才会加1，波形如图3-2-5。

图3-2-5 请求响应模式写入时序


#### 3.2.2.4 请求响应模式读

基本同3.2.3.2，但变为一次请求一次响应输出，地址计数器只有在in\_enable的上升沿才会加1，波形如图3-2-6。

图3-2-6 请求响应模式写入时序


#### 3.2.3.5 IP核GUI

完成功能后对FC核进行了封装，封装如图3-2-7，work\_mode和wr\_mode被设计为“键值对”的模式，方便用户理解和选择，其它参数都根据实际状况加上了范围限定，addr\_width使用expr表达式交由软件自行计算。

图3-2-7 FC核的GUI

### 3.2.3 仿真

FC核没有软件仿真，所以将原图像作为了软件仿真的结果，用来进行PSNR的计算，考虑到BRAM在仿真时的配置不便和仿真效率，HDL功能仿真只支持512x512像素和灰度模式下的图像，我选取了三张这样的图像，分别对它们进行了每一种模式进行了测试，仿真结果如图3-2-8所示，保存为bmp格式是为了防止压缩时带来的差异影响到PSNR的计算。

图3-2-8 仿真结果，左侧为请求响应模式下的HDL功能仿真结果，中间为流水线模式下的HDL功能仿真结果，右侧为软件仿真结果

### 3.2.4 资源和时序

由于四种模式的基本构成大致相同，所以只对第一种模式进行分析，根据Vivado生成的报表，主要资源耗费如表3-2-1。

|  |  |
| --- | --- |
| Slice LUTs\* | Slice Registers |
| 38 | 17 |

表3-2-1 主要资源耗费

根据时序报告，最大的Data Path Delay(数据路径延迟)为1.921ns，即：

FMax = 520.56MHz

由于数据路径延迟和应用的最终约束设置强相关，所以仅供参考。

### 3.2.5 分析与结论

根据仿真结果计算PSNR，得到的数据如表3-2-2。

|  |  |  |  |
| --- | --- | --- | --- |
| 1 | 2 | 3 | Total |
| 1000000.00 | 1000000.00 | 1000000.00 | 1000000.00 |

表3-2-2 PSNR

PSNR均值为极大值，可见FC核可以完美完成帧缓存的控制，同时资源消耗很低，可以达到很高的FMax，超过了BRAMFMax的极限，设计成功。

以下所有模块都将按照这个流程完成完整的设计、仿真和对比，但不再赘述，仅仅说明每个模块在FPGA上实现的原理，详细的说明文档会发布在项目主页之上。

## 3.3 点操作

点操作属于线性变换，一个像素的输出只取决于一个像素的输入，输出像素是输入像素的一个映射，本节将说明如何用FPGA实现一些常用 的点操作。

### 3.3.1 灰度化

灰度化是最基本的图像操作之一，它的目的是把一个具有RGB三个灰度通道的图像转换为只具有一个灰度通道的图像，这样做的目的主要是减少后期操作的运算量。灰度化的算法有许多种，最直观的如式3-3-1，即将去三个通道的平均值作为灰度化的结果，这个算法虽然符合一般的逻辑规律，但却不符合人类的视觉，业界通用的灰度化算法如式3-3-2，这个算法在ITU-R(ITU Radiocommunication Sector，国际电信联盟无线电通信组)的ITU BT.601建议书[12]中被定义。根据彩色电视系统的传输要求，色彩信号被分为亮度信号Y和色差信号R-Y、G-Y与B-Y，亮度信号是根据人类的视觉心理原理计算的，它体现了各个基色的亮度总和。

*Y* = *Red* \* 0.299 + *Green* \* 0.587 + *Blue* \* 0.114        (3 − 3 − 2)


所以一次灰度化运算要执行三次乘法和两次加法，其中每一次乘法都是一个固定系数的小数和一个整数的乘法，加法的位数根据每一个通道的色彩位宽而定，由于本项目中色彩位宽被限定为1-12，考虑到FPGA的特性，在一次灰度化运算中，最多可能需要执行三次定点数乘法和两次12位的无符号加法运算。

根据原理可知，除了需要考虑第2章的接口标准外，还需要使用三个乘法器和两个加法器，乘法器必须使用厂商提供的专用IP核实现，同时为了最高的FMax，一个周期内实现两次12位的加法是不被允许的，所以我将两次加法进行了拆分，设置了缓冲寄存器。不仅如此，考虑到实际应用场合的复杂，完全设定好的乘法器并不能够满足要求，所以我选择将乘法器的配置权交给用户，设定一个配置参数来让用户在配置好乘法器后修改流水线级数，以匹配乘法器的配置，综上便可以实现一个Graying核(以下简称GY核)，此核主要由一个三个执行定参数定点数的乘法器、一个输出使能延时计数器、复位系统和两次12位的无符号数加法构成。乘法器使用厂商提供的乘法器IP核，这里使用的是Vivado中的乘法器IP核，这个IP核可以被配置为许多种模式[13]，对于定参数的乘法，它的实现方式可以被配置为Distributed Memory(分布式存储器),Block Memory(块存储器)以及Dedicated Multiplier(专用乘法器)，前两者相当于建立一个查找表，用查表的方式来计算乘法，其需求的最佳流水线级数比较小，但逻辑延迟比较大，后者相反，这个可以根据用户自身的需求而定，本节默认配置为专用乘法器实现，以得到理论上最大的FMax。同时，为了达到资源和精度之间的平衡，GY核将使用24位的定点数来近似表示每一个参数，例如对于0.299，它的定点数为：

0.299 ≈ 0.010011001000101101000011 = 0.298999965...

可见完全满足要求，同时，为了达到最高的FMax，并考虑到此GY核对舍入方式不敏感，所以这里的舍入没有采用FR核(见3.1)，而是采用向零舍入的方式，直接将定点后的小数位截断，这等同于软件仿真中的int(x)强制类型转换。而对于加法，由于要达到最高的FMax，在考察了Xilinx专用加法器的流水线后，发现12位无符号加法的最佳流水线级数为1级，所以直接采用自己设计的一级流水线和加法运算符即可实现，实现两次加法总共需要两级流水线，消耗两个周期。

IP的封装如图3-3-1所示。

图3-3-1 GY核的GUI

### 3.3.2 阈值化


阈值化操作简单地将图像像素分为多类，一般为二值阈值化，经过二值化处理后的图像只有两个值——黑色和白色，这样便可以用最小的代价来表示整幅图像的形态特征。阈值化的阈值可以有许多种来源，可以为线性的，也可以为非线性的，由此可以区分为自动阈值化、局部阈值化等等，但本节只讨论最基本的全局阈值化算法。所有的全局阈值化算法都有一个共同的特点，即整张图像都使用同一个阈值，这样做的基本策略是将图像中的每一个像素都与一个固定的阈值进行比较，然后根据比较的结果确定输出。一般的全局阈值化算法原理如式3-4-3，当某个像素的值I大于确定的阈值th时，输出结果Q为1，否则为0。

这样做有一个明显的缺点，就是会造成一些“误分类”，即将一些像素分类到我们所不期望的一侧去，这可以通过调整阈值来确定，但这并不总是有效的。由此，便产生了像是了局部阈值化这样的算法来解决这个问题，但这类算法往往要求比较复杂的前置过程，除了这类算法之外，在一些状况下还有一种简单的算法——等高线阈值化[3]。

等高线阈值化的原理如式3-4-4，它要求两个阈值th1和th2，处于二者之间的像素被分类到1，否则为0。之所以称为等高线阈值化，是因为在像素值变化缓慢的图像中，像素的选择就像地图上的等高线一样。一般在选取同样合理的阈值的状况下，等高线阈值化能够比一般的全局阈值化保留更丰富的边界信息，在一些要求情况下也可以直接将其作为边界检测子来使用。

可见，阈值化运算并不涉及数值计算，只有简单的比较和分类，所以理论上可以直接采用组合逻辑实现，但考虑到一个单独的模块采用组合逻辑可能会造成与其他模块组合逻辑的串联，这样会增加整体的路径延迟，降低FMax，故本库中即使是一些简单的操作也会至少使用加一级缓冲，采用一级流水线进行实现。

TH核的封装如图3-3-2。

图3-3-2 TH核的GUI


### 3.3.4对比度变换

对比度变换属于图像增强的一种，图像增强，即增强图像中有用的信息，其目的是是改变图像的视觉效果，针对应用刻意强调图像整体或局部特征，是一个失真的过程。对比度变换是最基础的图像增强运算之一，由于人眼不仅仅是根据色彩的绝对值，还会根据某个区域和其周边的一个对比来得到整体的感受，这个“对比”量化后即为对比度。任何对比度变换都是通过调整变换系数实现的[3]，对比度变换的原理公式如式3-3-5，其中I为输入，Q为输出，ct\_scale为变换系数，可见其本质实际上是映射函数的斜率，当变换系数大于1时，对比度增强，否则对比度降低。对于线性变换，这个变换系数为常数，即对于所有的输入色彩，所执行的运算都是一致的，这种变换的结果是整张图像所有的像素都被等效变换。

*Q* = *ct*\_*scale* \* *I*        (3 − 3 − 5)

可见，对比度变换需要乘法运算，同时由于对比度变换不仅仅适用于灰度图像，还适用于多通道的彩色图像，并且所有通道的变换形式都是一致的。所以需要提供一个配置接口，用以确定输入图像所含的通道数量，并通过通道数量来对基本的单通道变换复制进行最终变换的实现。所以实现一个ContrastTransform核(以下简称CT核)还需要若干乘法器、输出使能计数器和复位系统，乘法器的数量由输入色彩的通道数量决定。这个运算有溢出的可能，所以在实现时要考虑对输出作出裁剪，当乘法的结果超出了当前色彩位宽所能表示的最大值时，比如对于8位色彩为255，则裁剪到255，裁剪过程理论上是一个“大于”的比较过程，但考虑到FPGA在实现“大于”和“小于”运算综合后是加法器实现的，会造成一定的性能影响，所以这里采用“等于”运算来替代。例如，对于8位和8位的无符号乘法，要将输出裁剪为8位，则如式3-3-6，其中Res为16位的相乘结果，Q为最终输出，Res的高八位看作是溢出位，将这高八位组成一个新的无符号数，大于0时则可以判定为溢出。

CT核的封装如图3-3-3。

图3-3-3 CT核的GUI

### 3.3.5亮度换变


亮度变换同样是最基础的图像增强运算之一，亮度实际上是像素的各个通道色彩分量的一个线性函数，故可以通过更改每个通道的色彩值来进行亮度的变换。亮度变换就是对图像中每一个像素的色彩进行增加或者减少的线性变换。任何亮度变换都是通过调整变换系数实现的[3]，其变换的原理公式如式3-3-7，其中I为输入，Q为输出，lm\_gain为变换系数，为有符号数，可见其本质实际上是映射函数的截距，当变换系数大于0时，亮度增强，否则对比亮度降低。对于线性变换，这个变换系数为常数，即对于所有的输入色彩，所执行的运算都是一致的，这种变换的结果是整张图像所有的像素都被等效变换。

*Q* = *I* + *lm*\_*gain*        (3 − 3 − 7)

可见，亮度变换需要符号加法运算，同时和对比度变换相同，它也不仅仅适用于灰度图像，所以需要提供一个配置接口，用以确定输入图像所含的通道数量，并通过通道数量来对基本的单通道变换复制进行最终变换的实现。

根据原理可知，除了第2章的接口标准外，实现一个LightnessTransform核(以下简称LT核)还需要有符号加法、输出使能计数器和复位系统，执行加法的次数的数量由输入色彩的通道数量决定，这个运算有溢出的可能，所以在实现时要考虑对输出作出裁剪，当加法的结果为负数或者超出了当前色彩位宽所能表示的最大值时，比如对于8位色彩为255，则裁剪到0或255。例如，对于9位和9位的有符号加法，要将输出裁剪到允许的输出范围内，则如式3-3-8，其中Res为10位的相加结果，Q为最终输出，Res的最高位为符号位，次高位看作是溢出位，符号位决定是否裁剪到0，溢出位决定是否裁剪到255。

LT核的封装如图3-3-4。

图3-3-4 LT核的GUI

### 3.3.6 色彩反转

色彩反转可以看做是变换系数为-1时的对比度变换和变换系数为色彩最大值的亮度变换之和，但考虑到在对比度变换时引入符号计算会增加额外的资源和时序消耗，并且一般情况下也不会有负向对比度变换的需求，所以单独将其提出作为一个模块。色彩反转常用于需要反转背景和主题元素的应用，例如解决某些眼障人群对一些色彩搭配不适，又例如在印刷工艺中的负片等，本节将会介绍如何实现一个色彩反转的IP核。

色彩反转的基本原理公式如式3-3-9[3]，由于此变换同样适用于任何色彩通道数量和任何色彩位宽的图像，所以需要针对这两个参数来调整IP核的结构，此公式表示了一个像素中一个通道的色彩是如何被变换的，Q为输出，I为输入，N为色彩位宽，可见实现此运算需要一次减法。


*Q* = (2*N* − 1) − *I*        (3 − 3 − 9)

但考虑到这种减法的特殊性，即用于减去I的被减数实际上是色彩位宽能够表示的无符号数的最大值，所以可以直接对输入I按位取反来得到输出Q，如式3-3-10，按位取反是简单快速的逻辑运算，理论上比减法的逻辑延时要小，并且实现也更为容易。

*Q* =  ∼ *I*        (3 − 3 − 10)

可见，色彩反转需要若干次并行的取反运算，同时实现一个ColorReversal核(以下简称CR核)也需要根据输入参数做一些适配，但考虑到每一个通道、每一位的运算完全等价，所以不用考虑逻辑复制，直接对输入的每一位取反即可。

CR核的封装如图3-3-5。

图3-3-5 CR核的GUI


## 3.4 局部滤波器

局部滤波器操作图像中的一个窗口，窗口是一种数据结构，它包含了某个中心像素点的邻域信息。局部滤波器常备用于去噪、边缘检测等应用，本节将会说明如何用FPGA实现一些常见的局部滤波器。


### 3.4.1行缓存生成器


行缓存是局部滤波操作的基础，它是生成窗口的前置条件。行缓存生成器的目的是截取图像的前N行，随后将其作为窗口数据的来源，设计一个行缓存生成器需要考虑到复用性和去耦合，以保证在有需求的情况下，一个行缓存能够被更多的后续模块利用。本节将会介绍如何实现一个行缓存生成器。

如图3-4-1所示[3]，左侧是第一种窗口生成的方式，行缓存和窗口并行，右侧则是和窗口串行。在FPGA的实现中，无论是哪一种方式，行缓存中的每一行通常都是由一个和图像等宽的Fifo来构造的，而Fifo所消耗的存储器或者LUT资源比较多，所以考虑到实现的便利性、行缓存复用性和去耦合，本库选择了与窗口并行的方式。

图3-4-1 窗口生成形式

由于用到了Fifo，所以需要调用Xilinx官方的IP核，根据Fifo的数据手册[14]，可知其可以配置为为许多种模式，在这里最需要关心配置是读写时钟、Fifo宽度与Fifo深度。Fifo的读写时钟有两种模式，可以配置为读写同步和读写异步模式，同步模式是即读写共用一个时钟，这样可以达到理论上最大的FMax，同时符合本设计的流水化需求，所以这里选择同步读写模式。同步读写模式的读写时序分别如图3-4-2和3-4-3，可见写入是实时的，而读出则有一个周期的延迟，并且Fifo内部数据的计数值和可读出的数据是同步的，所以只需要在第N行的计数值达到要求后使能第N行的读有效信号，隔一个周期之后使能第N+1行的写使能信号，同时将第N行的输出数据和第N+1行的输入数据连接到一起(第一行数据的输入应当为模块的输入数据)，最后，将每一行的输出拼接起来作为整个模块输出即可。

图3-4-2 Fifo写时序

图3-4-3 Fifo读时序


根据原理可知，RowsGenerator核(以下简称RG核)需要考虑Fifo宽度与Fifo深度。Fifo宽度根据应用场合(待处理图像的色彩位宽)变换较大，同时考虑到本库所允许的色彩位宽范围为1-12，并且在整个可能的项目中色彩位宽变幻的可能性较高，会因为IP重名而导致综合错误，所以我将其分为了四个阶段，并为每个阶段单独设置了一个Fifo，如表3-4-1，随后使用generate语句，让综合器自动根据当前色彩位宽选择实例化哪一个生成器，实现资源和泛用性的一个平衡。

|  |  |
| --- | --- |
| 色彩位宽 | Fifo宽度 |
| 1 | 1 |
| 2, 3, 4 | 4 |
| 5, 6, 7, 8 | 8 |
| 9, 10, 11, 12 | 12 |

表3-4-1 色彩位宽与Fifo宽度


对于Fifo的深度，则是根据当前图像宽度确定的，同时对于Fifo的IP核，其深度必须为2的幂，考虑到在一个项目中图像宽度几乎不会改变，所以我将Fifo深度的配置权交给了用户，用户可以自己设置这个深度来达到自己的需求。除此之外，由于行缓存确实需要消耗存储器资源，但对于一般的应用消耗的又并不多，无法填满块RAM的一个最小单位18K，使用块RAM可能会造成不必要的浪费，所以默认配置为使用分布式RAM来节约资源，带来的负面影响是会降低FMax，但综合考虑下，这是值得的，如果确实有需要很高速的应用，用户可以自行选择配置为其他模式的实现。综上便可以实现一个RG核，但考虑到如果这个RG核采用请求响应模式没有意义，用一般的AXI协议与其交互会使得效率低下且造成资源浪费，同时可能带来比较严重的时序问题，所以AXI版本的行缓存生成不在本节讨论，会用专门的AXI-Stream协议完成，故RG核仅有流水线模式。

RG核的 封装如图3-4-3，im\_width\_bits根据自行im\_width自动计算。

图3-4-3 RG核的GUI


### 3.4.2窗口生成器

窗口生成器跟在行缓存生成器之后，负责将行缓存生成的每一列扩展成以某个像素为中心、以这个像素的邻域为填充的窗口，以供后续的模块进行处理。原则上，窗口的生成可以在每个局部滤波器模块的内部生成，但考虑到可能有若干个模块复用同一个窗口，综合复用性和资源成本的考量后，我选择用这样的一个生成器来作为行缓存和处理模块的连接层，如图3-4-4中所示，窗口生成器接受包含若干行像素的一列，输出整个窗口的像素，并且窗口应当包含当前操作的中心像素以及其邻域像素。所以需要构造一个二维数组，数组的每一维都包含了一行，初始状态下窗口中的每个像素均为0，之后最左侧的一列不断接收外部数据，而每行的各个像素之间不断进行移位操作，以此来构造一个在图像上不断滑动的窗口。

图3-4-4 窗口的原理


根据原理可知，WindowGenerator核(以下简称WG核)核心是一个二维数组每一维的像素之间的移位操作。考虑对于NxN的窗口，只有当第一个在图像上的像素作为窗口中心时才能够真正的输出，所以在N/2个周期之前，窗口的输出应该是无效的。但即使在无效的时候，窗口仍然需要外部输入数据来保证其继续被填充到有效，这和其他模块的设计不同，必须采用专用的设计来完成。考虑流水线模式，每一个周期模块接收外部送入的一列进行处理，由于移位是连续的，所以当第一个窗口填充完毕后输出有效，这和一般的流水线模式基本一致，而对于请求响应模式则不同，这种模式下输入数据受到输入使能的控制，移位是不连续的，所以当第一个窗口被填充完毕、窗口输出有效之前，必须有一个信号通知外部需要继续写入数据，我设计了一个端口input\_ack来传递这个信号。

WG核的封装如图3-4-5。

图3-4-5 WG核的GUI


### 3.4.3 均值滤波器

均值滤波器是局部滤波器的一种，又称为平滑线性滤波器[15]，它通常用于去除图像中高斯噪声[16]，其具有对图像的模糊效果。均值滤波器有两种，一种是算术均值滤波器，一种是加权均值滤波器，前者可以看做是后者的特例，但考虑到加权均值滤波需要消耗大量乘法运算，并且除法运算难以避免，对FPGA并不友好，故这里只讨论算术均值滤波器的实现。算术均值滤波器的基本原理见图3-4-6，这是一个3x3的均值滤波器，它对窗口中所有的像素求和，之后除以像素个数，最终得到的是整个窗口中像素的算术平均值，即式3-4-1所示，之后用这个均值来取代窗口的中心像素点。所以可知，一次均值运算需要若干次加法和一次除法，在FPGA中一个周期内实现这么多次加法对于FMax很不友好，所以需要考虑将其拆分，同时除法运算如果可以避免尽量避免，因为除法消耗的资源比较多，如果不使用DSP其对FMax的影响也会比较大。综上，本设计应当重点关注加法分段和除法替代的算法。

图3-4-6 算术均值滤波器原理

#### 3.4.3.1 加法

将像素视为基本元素，一个窗口可以看作是从左上到右下的元素构成的一个列表。当N为偶数时，列表中的N个元素的一次求和运算，可以用若干级求和运算来代替，每一级求和运算由若干组的两个元素的求和运算组成，每一级的求和运算次数为、、......直到某一级的运算次数为1，该级的这唯一的运算结果便是列表中所有元素的和，此时求和结束。当N为奇数时，只需要让列表中的最后一个元素参与到第一组加法中即可，图3-4-7演示了3x3的窗口的求和过程。

图3-4-7 3x3窗口求和

可见，一个N个元素的列表求和需要分为的级数S如式3-4-2。

*Q* = log2*N*        (3 − 4 − 2)

#### 3.4.3.2 除法

由于本库限定窗口大小为2-15，个数不多，所以除法运算替代为若干次的移位相加操作是可以接受的。综合考虑到FPGA加法操作的延迟和运算消耗的周期，以三次移位两次加法为上限，同时为了防止最终的运算结果溢出，需要保证使用替代后的算法计算出来的结果不大于标准操作的结果，经过试验和删选，最终确定的替代算法如下：

case (window\_width) 2 : reg\_out\_data <= sum\_all >> 2; 3 : reg\_out\_data <= (sum\_all >> 4) + (sum\_all >> 5) + (sum\_all >> 6); 4 : reg\_out\_data <= sum\_all >> 4; 5 : reg\_out\_data <= (sum\_all >> 5) + (sum\_all >> 7) + (sum\_all >> 10); 6 : reg\_out\_data <= (sum\_all >> 6) + (sum\_all >> 7) + (sum\_all >> 8); 7 : reg\_out\_data <= (sum\_all >> 6) + (sum\_all >> 8) + (sum\_all >> 10); 8 : reg\_out\_data <= sum\_all >> 6; 9 : reg\_out\_data <= (sum\_all >> 7) + (sum\_all >> 8) + (sum\_all >> 11); 10 : reg\_out\_data <= (sum\_all >> 7) + (sum\_all >> 9) + (sum\_all >> 13); 11 : reg\_out\_data <= (sum\_all >> 7) + (sum\_all >> 12) + (sum\_all >> 13); 12 : reg\_out\_data <= (sum\_all >> 8) + (sum\_all >> 9) + (sum\_all >> 10); 13 : reg\_out\_data <= (sum\_all >> 8) + (sum\_all >> 9) + (sum\_all >> 14); 14 : reg\_out\_data <= (sum\_all >> 8) + (sum\_all >> 10) + (sum\_all >> 12); 15 : reg\_out\_data <= (sum\_all >> 8) + (sum\_all >> 11); default : /\* default \*/;endcase


使用Python进行软件测试，每个窗口大小所对应的误差为如表3-4-2。可见最大误差在2%左右，对于此应用可以接受。

|  |  |
| --- | --- |
| 窗口宽度 | 误差 |
| 2 | 0.00% |
| 3 | 2.35% |
| 4 | 0.00% |
| 5 | 0.39% |
| 6 | 2.35% |
| 7 | 0.00% |
| 8 | 0.00% |
| 9 | 1.57% |
| 10 | 1.57% |
| 11 | 1.57% |
| 12 | 2.35% |
| 13 | 0.39% |
| 14 | 0.00% |
| 15 | 1.18% |

表3-4-2 除法误差


根据原理可知，MeanFilter核(以下简称MF核)核心是若干级的加法和最后的除法，加法的分级可以使用verilog中的generate语句来批量生成，生成的流水线级数依赖于根据窗口宽度计算得出的某个参数，我将此参数命名为sum\_stage。

MF核的封装如图3-4-8。

图3-4-8 MF核的GUI

### 3.4.4排序滤波器


排序滤波器是一种非线性局部滤波器，它首先将窗口内的每个像素根据色彩的值进行排序，随后根据所给的序号得出最后的结果。排序滤波器的应用十分广泛，其中最常用的是中值滤波器，即为序号为窗口总大小的一半时的情况，此时滤波的结果是原窗口所有像素的中值，除此之外常用的还有极值滤波器，即得出窗口中的极大值或者极小值。排序滤波器常被用于去除椒盐噪声[16]，或者作为后续处理的预处理，相比于均值滤波，排序滤波器能够比较好得保留边界特征。排序滤波器的基本原理见图3-4-9，将像素作为基本元素，一个窗口可以看做是一个列表，对于一个3x3的均值滤波器，列表大小为9。排序滤波器列表中所有的元素进行排序，随后根据序号“rank”得出结果，即式3-11-1所示，之后用这个结果来取代窗口的中心像素点。故可知，排序滤波器的核心在于给一个列表的所有元素进行排序。

图3-4-9 排序滤波器原理*Q* = *sorted*(*I*)[*rank*]        (3 − 4 − 3)

传统的软件排序算法有许多种，例如冒泡排序、插入排序、选择排序等[17]，这些算法有一个共同的特点是在最好的状况下时间复杂度为O(n)，同时根据不同状况需求的排序次数不定，对于FPGA而言这是不可接受的。用FPGA实现时，在流水线模式下，必须要保证排序次数对于拥有任何元素的列表都是确定的，并且由于直到第一个结果输出前每次都要保留整个列表的元素，如果排序周期过长，所造成的资源消耗是巨大的，所以必须找到一个周期确定并且非常快速的排序算法。


#### 3.4.4.1 使用奇偶互换网络的冒泡排序

一种排序算法是使用奇偶互换网络的冒泡排序[3]，它在冒泡排序的基础上进行改进，如图3-4-10所示，这是一个大小为9的列表进行排序的结构，每个周期都进行若干次两两排序，并将首或者尾元素进行保留，在9个周期后得到结果，可见，这种排序结构可以保证对于任何周期的排序周期一定，但时间复杂度仍然为O(n)，这意味着对于n个元素的列表，需要经过n个周期才能得到排序的结果，并且需要消耗*n*2个像素的寄存器资源，当n值变大时这个消耗往往是难以接受的。

图3-4-10 使用奇偶互换网络的冒泡排序


#### 3.4.4.2 基于3点比较器的排序

另一种适用于FPGA的排序算法是基于3点比较器的排序[18]，它的原理如图3-4-11所示，可见，这实际上是对3.11.1.1中算法的改进，对于大小为9的列表，它将排序周期从9减少到了3，大大提升了效率。但这种排序算法适用性太为狭窄，基本只可能用于3x3的窗口，考虑到本库的通用性，无法满足需求。

图3-4-11 基于3点比较器的排序

#### 3.4.4.3 并行全比较排序

适用于本库的排序算法为并行全比较排序[19]，其基本原理如图3-4-12所示，首先为列表中的每个元素建立一个比较计数寄存器，在第一个周期将此元素和其他的元素进行并行比较，将比较的结果写入比较计数寄存器的对应位，之后对每一次寄存器中“1”的个数进行统计，统计得到的结果即为该元素经过排序后的序号。

图3-4-12 并行全比较排序

可见，此排序算法的核心是两次统计，第一次是某一元素和其他元素大小关系的统计，第二次是比其他元素大的情况的次数统计。第一次统计可以用一个二维数组来实现，但有一个边界的问题，就是如果出现相同的元素该如何处理[20]，这里的处理方式是原序号在前优先的原则，序号为0的元素和所有元素进行比较，根据比较结果修改比较计数寄存器0的第n位和比较计数寄存器n的第0位，而后序号为1的元素便不和序号为0的元素进行比较，只比教剩下的元素，将比较计数寄存器定义为二维数组big\_flag，则每个周期big\_flag中每一位执行的运算的伪代码如下：

big\_flag[i][i] = 0;

if(reg\_in\_data[i] >= reg\_in\_data[j]){

big\_flag[i][j] = 1;

big\_flag[j][i] = 0;

}{else

big\_flag[i][j] <= 0;

big\_flag[j][i] <= 1;}


第二个实质上是若干次的加法，加法的个数由列表的大小确定，考虑到每个相加的数据位数均为1，所以一个周期内的多次加法是可以被接受的，但由于FMax的权衡，仍然要进行同3.10中一样的加法分级拆分，在若干次试验之后，最终将这个次数定为了8次，即一个周期内可以进行八次加法，由此，加法的级数由公式3-11-2确定。

综上，此排序的时间复杂度为O(log8(n))，加上第一次的统计时间，本模块最终的时间复杂度和空间复杂度如式3-4-4和3-4-5所示。

*O*(*n*) = ⌊*log*8(*n* − 1)⌋ + 2        (3 − 4 − 4)*O*(*n*) = *n* \* (⌊*log*8(*n* − 1)⌋ + 2) \* *ColorWidth*        (3 − 4 − 5)

最终的排序查找输出相当于利用一个RAM完成，这之前需要使用一个编码器来完成最终序号的查找，编码器的输入位数为窗口的全大小，当窗口宽度大于5时综合器无法实现，所以此模块的窗口宽度被限定为2-5。


RF核的封装如图3-4-13。

图3-4-13 RF核的GUI

### 3.4.5局部滤波器-局部阈值化


局部阈值化对每一个单独的像素都使用一个单独的阈值，这属于自适应二值化的一种[3] 。这个阈值通常来源于局部滤波器的输出，最终的目的都是给出一个比较清晰而明确的边缘，通常这个效果比较容易达到，所以局部阈值化是一个不错的边缘检测子。

局部阈值化大致与全局阈值化相同，唯一不同的是其阈值并非静态而是随着像素的输入而变化的。对于流水线模式，这个动态的变换有两种处理方式，要么要求外部提供的像素和该像素对应的阈值是同步的，要么将同步做到模块的内部，内建缓存进行同步。考虑到对用户的便利性，本模块选择了第二种模式，提供额外的配置参数来确定缓存级数，并且由额外的使能信号来确定输出值。如图3-4-14，buffer是缓冲器，con\_out是输出计数器的输出值，当像素数据输入使能时计数器开始计数，直到阈值数据输入使能计数停止，并由当前的con\_out确定选择buffer中的哪一个数据与输入的阈值进行比较，之后流水化输出。

图3-4-14 内建缓存流水线

根据原理可知，ThresholdLocal核(以下简称THL核)还需要有一个用于确定从像素数据有效到阈值数据有效的最大周期的配置参数max\_delay，一个阈值数据输入端口ref\_data，阈值数据使能端口ref\_enable。


THL核的封装如图3-4-15。

图3-4-15 THL核的GUI

### 3.4.6二值形态学滤波


形态学滤波器是很常用的一种局部滤波器，它针对图像的形态进行操作，关注的是“形状”。形态学滤波一般分为腐蚀和膨胀，而在其之上又可以叠加为开运算和闭运算，一般最常用的是二值形态学滤波，针对灰度的本质上是极大值和极小值排序滤波器，暂时不再赘述。形态学滤波常用于图像细化、骨架提取等[21,22,23,24]，可以作为图像识别的一种基本的预处理操作。

二值形态学滤波的操作单元与其他局部滤波器一致，都是包含了某一个中心像素点及其邻域的窗口，但比起其他操作，它还有一个作为参照的“模板”，并根据模板和窗口的运算来得到输出。所有的二值图像都可以分为主体像素和背景像素，一般以1为主体像素，0为背景像素，这样最基本的基本的二值形态学操作-腐蚀和膨胀便可以定义为式3-4-4和3-4-5，其中I为输入，T为模板，可见腐蚀是一种收缩的变换，它将窗口与模版进行对比，如果模板中每一个主体像素都落在窗口内，则此时窗口的中心像素置1，否则为0；而膨胀则是一个扩张的变换，只要模板中的任一主体像素落在窗口内，则中心像素置1。腐蚀和膨胀的原理示意如图3-4-16，空心的点表示0，否则表示1。

图3-4-16 腐蚀膨胀原理


腐蚀和膨胀还可以结合成开运算(先腐蚀后膨胀)和闭运算(先膨胀再腐蚀)，这可以利用两个基本操作的级联来完成。

在FPGA中，腐蚀膨胀可以由基本的逻辑运算来完成，并且可以用同一种结构完成[3]，如图3-4-17所示，深色的方块代表窗口，浅色的代表模板，mode用于控制腐蚀和膨胀的模式，0为腐蚀，1为膨胀，Q为输出。如此，服饰和膨胀的逻辑运算形式便可以表示为式3-4-6，Q为输出，I为输入，T为模板，size为窗口宽度。可知，每一个像素点需要进行一次异或运算、一次非运算和一次或运算，之后所有的像素总共要进行NxN次的与运算，考虑FMax，所以选择和3.10一样的分级运算来完成。

图3-4-17 腐蚀膨胀逻辑结构


根据原理可知，ErosionDilationBin核(以下简称EDB核)还需要一个用于确定与运算级数的配置参数，以及在腐蚀模式和膨胀模式之间选择的端口，还有一个用于输入模板的端口。

EDB核的封装如图3-4-18。


图3-4-18 EDB核的GUI

### 3.4.7二值模板匹配

二值模板匹配也可以看做是一种形态学操作，比起腐蚀膨胀它的目的更为极端和明确，如果一个窗口与模板完全一致，则保留中心像素，否则消除。这种效果适用于一些细化算法[21,24]，比如在某些迭代算法中作为最后迭代结束的一个参照。二值模板匹配的基本原理很简单，如式3-4-6所示，如果窗口和模板完全一致，则中心像素保留，否则置0，效果如图3-4-19。

图3-4-19 模板匹配效果

MTB核的封装如图3-4-20。

图3-4-20 MTB核的GUI

## 3.5 几何变换


几何变换关注的是图像的形状，所以其操作的基本要素不是像素的色彩信息，而是它们的坐标信息，所以需要提供一个以坐标为输入的帧控制器，让几何变换模块可以控制帧缓存。本节将介绍如何实现一些几何变换的模块。

### 3.5.1 帧控制器2

与3.2一致，此处的帧控制器也是以改变RAM地址和控制使能信号来实现的，但地址的来源不是模块内部的计数器，而是外部输入的坐标，所以需要一个部分将坐标转换为地址，如式3-5-1所示，x为横坐标，y为纵坐标，width为图像宽度，address为输出地址，可见这实际上是一次乘法运算和一次加法运算的结合，所以需要用到乘法器。同时考虑到加法实际上可以看做最多12位的加法，所以可以不用专用加法器，交给综合器自行处理。

*address* = *width* \* *y* + *x*        (3 − 15 − 1)

根据原理可知，FrameController2核(以下简称FR2核)需要一个乘法器，其封装如图3-5-1。

图3-5-1 FR2核的GUI

### 3.5.2 裁剪


几何变换有两种大方向的分类，分别是前向映射和逆向映射[3]，对于FPGA而言，前向映射实现需要的资源较少，但是往往难度较高，但只能满足一部分简单的变换。裁剪操作可以用前向映射实现，它保留图像的一个区域的色彩信息，将其他部分的色彩置为背景。

前向映射将原图像的像素坐标作为自变量，以某个变换函数得出目标图像的像素坐标，裁剪变换的变换函数如式3-5-2，Q为输出，I为输入，x和y为原图像坐标，t、b、l、r为四个边界，从某种角度来看，它实际上一种非线性滤波器，保留输入坐标的同时变换输出色彩。

所以，实现一个裁剪模块实际上是要通过给定的边界信息来确定可以输出的一个区域，然后根据是否在这个区域内来确定输出。

根据原理可知，Crop核(以下简称CP核)需要进行区域判断，而判断是根据四次比较(上下左右)来完成的，故需要四个端口来输入四方的边界值，随后在模块内部进行并行比较，最后全部取与即可得到是否在区域内的信息。同时由于坐标被作为了基本的操作元素，所以输出中也应当包含坐标值。

CP核的封装如图3-5-2。

图3-5-2 CP核的GUI


### 3.5.3镜像

镜像的目的是将图像进行翻转，与色彩反转类似，不过它变换的是坐标。镜像可以用前向映射实现，同时由于输出坐标必然落在原先的图像区域内，所以不用进行区域判断，属于比较简单的几何变换。镜像有两种模式——水平镜像和垂直镜像，它的原理如式3-5-3所示，Q为输出，I为输入，x和y为输入像素坐标，*xt*和*yt*为输出像素坐标，width和height为图像宽度和高度。可见镜像的本质是将输入坐标和图像的宽度和高度做减法以得到输出坐标，同时由于减法的结果必然小于被减数，故这实际上是单纯的无符号数的减法。

实际应用中会出现三种情况——水平镜像、垂直镜像和全镜像，所以需要一个模式选择来确定模块的工作方式，同时由于图像宽高的位宽均被限定到12位之内，所以只需要一个周期的流水便可以满足FMax。

根据原理可知，Mirror核(以下简称MR核)需要若干次并行减法操作，同时需要根据模式来确定减法操作的次数，所以需要一个mode端口来确定工作的模式。

MR核的封装如图3-5-3。

图3-5-3 MR核的GUI

### 3.5.4 几何变换-平移

平移是仿射变换的一种特例[25]，仿射变换本质上是一个以输入坐标为自变量的线性函数。平移变换每一个方向的变换只与该方向的输入坐标和偏移量有关，它将图像按照输入的偏移量向着水平和垂直两个方向进行移动。大部分的仿射变换用前向映射实现都会比较复杂，但平移变换是一个例外，可以用特殊方法处理。


平移变换的基本原理如式3-5-4，Q为输出，I为输入，x和y为输入像素坐标，*xt*和*yt*为输出像素坐标，xoffset和yoffset分别为两个方向的偏移量，w和h为图像的宽和高，可见其实现依赖于两次加法操作，由于偏移量可正可负，所以是有符号的加法操作，所以必须考虑到加法操作的结果大于图像最大边界或小于0的状况。

由于平移变换的特殊性，故可以在加法得到的输出坐标越界时进行适当的加法或者减法操作，让输出坐标重新落到图像范围内，同时由于此时的像素是越界的，所以像素色彩置为背景，改进后的算法如式3-5-5、3-5-6、3-5-7和3-5-8，*sumx*和*sumy*分别为第一次加法的输出坐标。

所以平移变换需要分两个阶段完成，第一个阶段用两次并行加法分别计算两个原生输出坐标，第二次则用四次并行加法得出假定越界后的输出，同时根据第一个周期得到的原生输出坐标判断输出点是否在边界之内，随后根据边界信息来确定选择原生输出坐标还是假定越界后的坐标进行最终的输出，这是一个二级流水线。

根据原理可知，Pan核(以下简称Pan核)需要两级流水线，若干次并行有符号加法操作和比较操作，同时需要两个端口来确定输出偏移量。

Pan核的封装如图3-5-4。

图3-5-4 Pan核的GUI

### 3.5.5 几何变换-缩放

缩放同样是仿射变换的一种特例，它接受水平和垂直两个方向的缩放比例，将图像进行伸缩，缩放用前向映射实现会出现一个问题，就是在缩放比例大于1的时候可能会出现空隙[3]。这是由于在前向映射下，并非原图像的每一个像素都可以映射为目标图像的像素，在软件上这可以通过一些插值方法来实现，但对于FPGA而言同样的实现需要用更为复杂的逻辑，故此处暂且采用逆向映射，这实际上采用了最近邻插值算法。


缩放变换的基本原理如式3-5-9，Q为输出，I为输入，x和y为输入像素坐标，*xt*和*yt*为输出像素坐标，xscale和yscale分别为两个方向的缩放比例，w和h为图像的宽和高，这是前向映射的一般定义，但对于逆向映射而言，应该对此式进行调整，变换为3-5-10的形式，*xt*和*yt*称为自己变换的输出坐标，x和y则通过*xt*和*yt*除以各自缩放比例得出，随后根据x和y得到需要输出的原图像像素，进行输出。

可见，这实际上是先得出需要输出的像素坐标，然后反向映射到原图像的像素坐标，最后查找到原图像的像素值进行输出。所以前面章节的方式不再适用，必须采用新的设计。考虑到输出坐标的生成依赖于外界没有意义，所以选用内部的计数器进行目标图像坐标的生成。最终采用的方案为，首先将原图像存入帧缓存，根据计数器生成的坐标进行两次并行乘法得到原图像对应的坐标，并联合3.15中的帧控制器，查找得到需要输出的像素值，同时进行边界判定，当求得的原图像的坐标超出了图像的范围，则输出为背景像素，算法如式3-5-11。

由于本库采用的是定点数乘法，所以需要一个确定的小数位来保证精度，经过实验和DSP资源的考虑(一个DSP48最多实现12x25的乘法)，最终采用拥有6位整数和18位小数的定点数，即缩放比例的范围为[0, 64)。同时由于涉及小数乘法，所以需要选择一个舍入方式，几何变换对于舍入方式是敏感的，为了符合最邻近插值的定义，几何变换中所有模块的舍入方式均为就近舍入，故需要一个舍入核来完成舍入操作，考虑到缩放变换中的乘法为无符号乘法，故舍入核设计比较简单，例如对于一个12bits.12bits的定点数，舍入原理如式3-5-12，其中Q为输出，*Ir*为输入的整数部分，*Id*1为输入的小数部分第一位，第一位为1，则I的小数部分必然大于0.5，否则小于。

根据原理可知，Scale核(以下简称SCL核)需要两次乘法，两次舍入操作，并且需要和基于行列计数的帧控制器进行合作。

SCL核的封装如图3-5-5。

图3-5-5 SCL核的GUI

### 3.5.6 错切


错切也是仿射变换的一种特例，它接受水平和垂直两个方向的错切系数，将图像进行扭变，它同样适合进行逆向映射。错切常用于图像校正操作，同时也可以作为旋转变换的中间变换[26]。错切变换的前向映射基本原理如式3-5-13，其中xsh和ysh为两个方向的错切系数。对于逆向映射应该对此式进行调整，变换为3-5-14的形式，*xsht*和*ysht*为逆向映射系数，没有使用前向映射的逆变换是考虑到错切本身意义模糊，如果采用逆变换会导致算法复杂度大大增加却无法得到理想的效果，所以直接根据前向映射的形式得出了逆向映射。

输出同样要进行边界判定，这和3.5.4中基本一致。同时由于涉及到定点数乘法，所以需要确定小数位，考虑到错切系数是有符号的定点数，所以此模块需要乘法器来实现一个无符号数(坐标)和与有符号定点数(错切系数)的乘法，最终确定了在3.5.4中设计的基础上加上一位符号位来保证精度，即错切系数的范围为(-64,64)。此模块同样涉及到舍入问题，并且是有符号数的舍入问题，故可以采用3.1中论述的FR核来完成舍入，舍入的原理如式3-5-15，*Is*为符号位，首先判断输入的正负，随后根据正负来确定如何舍入。

同时考虑到舍入核输出的数值将会进行一次加法，所以输出的位数越少越好，故此处设计了一个可选的输出位宽和一个溢出标志，同时在模块内部进行一次比较，来告知外部此次输入的值是否出现了溢出，溢出规则如式3-5-16，Orig为转换后的原码，Of为溢出标志，fp为定点位，resw为指定的输出位宽，numw为原始数据位宽，即在需求位数之外、被截取的高位数值不为0时则判定为溢出，最终只要把这个溢出标志加入到边界判定中即可。

根据原理可知，Shear核(以下简称SHR核)需要两次符号乘法、两次符号舍入操作和两次符号加法，并且需要和基于行列计数的帧控制器进行合作。

SHR核的封装如图3-5-6。

图3-5-6 SHR核的GUI

### 3.5.7 旋转

旋转同样是仿射变换的一种特例，它接受一个角度，将图像绕着某个中心进行转动，适合逆向映射。旋转的实现有多种，比如两次错切的旋转[26]、直接坐标变换[27]等，中心点的选取方式也有许多，但对于FPGA采用图像的几何中心较为合适。


此设计中旋转的前向映射基本原理如式3-5-17，其中angle为旋转角度,*xc*和*yc*分别为图像中心横纵坐标。对于逆向映射应该对此式进行调整，变换为3-5-18的形式，可见旋转操作比较复杂，不仅涉及多次符号乘法、符号加法，还涉及到三角函数的计算。

首先要考虑三角函数的计算，如3.1中所述，FPGA中的特殊函数计算需要用查找表来实现，所以需要编写一个脚本来生成查找表，同时由于三角函数的值可能为负数，并且verilog中符号系统是补码系统，所以需要生成的是角度和此角度下三角函数值的补码。由于正弦和余弦的值域为[-1, 1]，同时一般用于变换的角度为[0,359]，所以综合考虑，最终选择将角度划分为360个点，使用1位符号位、1位整数位和18位的小数位的数据来表示函数值，这其中的难点在于如何将一个浮点数转换为20位的定点数补码，实现函数如下。

def format(num): r, d = format(num, 'f').split('.') r = '0' + r[0] if len(r) == 1 else '1' + r[1] d = float('0.' + d) res = '' for i in xrange(18): d = d \* 2 res += '1' if d >= 1 else '0' d = d - 1 if d >= 1 else d res = r[1] + res if r[0] == '1': if eval(res) == 0: res = '0' else: res = bin(2 \*\* 19 - eval('0b' + res))[2:] for i in xrange(19 - len(res)): res = '0' + res res = r[0] + res if res == '10000000000000000000': res = '00000000000000000000' return res


旋转变换同样需要符号舍入，但整数位只有1位，所以没有溢出风险，可以将其简化，仅仅裁剪输出即可。

RTT核的封装如图3-5-7。

图3-5-7 RTT核的GUI


# 第四章 板上验证

要证明模块的可靠性，需要对所有的设计进行板上验证，本次毕设课题与Xilinx的XUP(Xilinx University Program，Xilinx大学计划)合作，使用了XUP提供的Zybo开发板，Zybo是一个ZYNQ平台的开发板，片上搭载了一个双核的ARM，并且具有VGA等接口作为视屏输出，输入采用XUP提供的摄像头以及配套的驱动程序，测试硬件平台如图4-1所示。同时考虑到资源的压力，摄像头被配置为320x240的模式。本章将会说明如何设计一个测试框架，并对所有已实现的模块放入框架进行测试。

  
图4-1 测试硬件平台

## 4.1 测试框架

测试框架可以分为输入、处理和输出三个部分，如图4-2所示。其中输入采用摄像头模块，在其后放置一个帧缓存来存储输入数据，但考虑到Zybo的片上RAM资源并不多，同时灰度图像已经足以满足测试，所以首先将摄像头输出的数据进行灰度化再存入帧缓存，这样可以节省一半的RAM资源。在帧缓存后使用读取模式帧控制器来读取数据，进入处理部分，在处理部分中，每一个处理模块对数据进行并行处理，并按照实际的需求对先后顺序做出一些调整，从而并行输出各自的处理结果。处理部分之后是输出部分，输出采用一个VGA控制器进行，由于VGA无法和处理模块同步，所以中间需要加一个帧缓存，帧缓存使用一个写入模式的帧控制器进行控制，由于需要接受多个处理模块的输入数据，所以必须有一个多路选通器来选择将那一个结果送给帧控制器，多路选通器接受外部控制，以此间接决定VGA的最终输出。  
一部分处理模块需要外部进行配置参数的输入，比如TH核就需要输入阈值化模式和阈值，所以要考虑如何对其进行配置，此处利用ZYNQ的ARM平台和AXI协议，构建一个AXI总线的配置模块用于各个模块参数的配置，同时提供系统复位和多路选通器的输入，即用软件的方法配置硬件，可以大大提高灵活性和降低调试成本。

  
图4-2 测试框架


## 4.2 AXI总线模块的构建

### 4.2.1 AXI总线模块的结构和原理


基于AXI总线的模块是一种特殊的模块，可以通过它利用AXI协议使得ARM平台(PS端)和可编程硬件平台(PL端)进行通信[28]，Vivado中提供了一种便捷的方式来进行这种模块的创建[29]，创建的时候有三种模式进行选择，分别是"AXI-Lite"，"AXI-Full"和"AXI-Stream"，三种模式各有各的用处，同时还可以选择有几个从模块，考虑到本次需要建立的模块实现的功能比较简单，所以采用了Lite模式，只有一个从模块。创建完成后可以看到在被创建的模块目录下有一些文件夹和文件，如图4-3所示，我们需要关心的只有这几个文件，其中XX为模块名：

1. hdl/XXV1\_0.v： 这是此模块的顶层HDL文件，用于管理所有从模块。
2. hdl/XXV1\_0\_S00\_AXI.v： 从模块的HDL文件，用于功能的实现，如果有若各从模块，将有多个这样的文件。
3. drivers/XXV1\_0/src/XX.c: ARM端驱动程序，用于定义上位机部分的功能。
4. drivers/XXV1\_0/src/XX.c: ARM端驱动程序的头文件。

对于Lite模式，Xilinx已经预先生成了模块的AXI协议部分模板，用户只需要在指定的地方编写自己需要的逻辑即可。


  
图4-3 AXI总线模块的结构

AXI总线模块的工作原理如图4-4，PS端运行的是ARM环境下的C程序，它用于执行用户的软件指令，当需要和PL端通信时，它先通过Xilinx封装的IO函数，利用AXI总线将数据传输到PL端的寄存器中，随后PL端再通过寄存器中的数据来执行相应的操作，随后将需要输出的数据输出给其他PL端的模块。

  
图4-4 AXI总线模块的原理

### 4.2.2 配置模块的构建

配置模块有三类输出——配置参数信号、复位信号和选择信号，但本质上它们都是同样的信号，每一个信号都由PS端提供数据，并由一个单独的端口进行输出，端口的输出来自于PS端送入PL端中寄存器的数据。同时，配置模块还需要能够接受外界的硬件复位和PLL的锁定信号，这两个信号和AXI的复位信号、PS端的复位指令综合产生一个复位输出。配置模块的GUI如图4-5所示。

  
图4-5 配置模块的GUI

配置模块的驱动部分需要考虑两点，即地址管理和函数设计。将配置模块命名为"BOARDINIT\_AXI"，则模块创建成功时会提供一系列已经定义好的宏，如下：

#define BOARDINIT\_AXI\_S00\_AXI\_SLV\_REG0\_OFFSET 0  
#define BOARDINIT\_AXI\_S00\_AXI\_SLV\_REG1\_OFFSET 4  
......

这些宏定义了PL端寄存器的地址偏移量，为了便于管理，可以在上面再加一层宏定义：

#define BOARDINIT\_RstN BOARDINIT\_AXI\_S00\_AXI\_SLV\_REG0\_OFFSET  
#define BOARDINIT\_Sels BOARDINIT\_AXI\_S00\_AXI\_SLV\_REG1\_OFFSET  
......

同时，在用到配置模块的工程生成完硬件数据流后，可以在SDK建立的项目工程中的BSP中找到"xparameters.h"文件，里面有此模块基地址的偏移量XPAR\_BOARDINIT\_AXI\_0\_S00\_AXI\_BASEADDR：

#define XPAR\_BOARDINIT\_AXI\_0\_DEVICE\_ID 0  
#define XPAR\_BOARDINIT\_AXI\_0\_S00\_AXI\_BASEADDR 0x43C00000  
#define XPAR\_BOARDINIT\_AXI\_0\_S00\_AXI\_HIGHADDR 0x43C0FFFF

有了基地址偏移量和寄存器地址偏移量，便可以管理所有的输出地址了，通常将所有的地址放在一个结构体中备用：

typedef struct  
{  
 u32 BaseAddress;  
 u32 RstN;  
 ......  
 u32 Sels;  
} BOARDINIT;

函数设计要考虑到初始化、IO和数据转换。其中初始化用于将结构体中所有的地址初始化，数据转换则是将用户输入的数据转换为PL端可用的数据，比如对于一些模块，其参数要求指定位数的浮点数，但AXI协议传输的是无符号整数，所以不可以直接进行IO，必须进行转换。初始化部分可以使用下面的函数完成：

void BOARDINIT\_Init(BOARDINIT \*bdit, u32 BaseAddress){  
 bdit->BaseAddress = BaseAddress;  
 bdit->RstN = BaseAddress + BOARDINIT\_RstN;  
 ......  
 bdit->Sels = BaseAddress + BOARDINIT\_Sels;}

IO部分，所有的IO都要依赖与Xilinx提供的IO函数：

#define BOARDINIT\_Set(address, data) Xil\_In32(address)  
#define BOARDINIT\_Get(address) Xil\_Out32(address, data)

为了便于使用，在上面加上一层封装，这个函数的目的是保证输出的数据确实被写入了寄存器内。

void BOARDINIT\_SetWithCheck(u32 Address, u32 data){  
 while(BOARDINIT\_Get(Address) != data){BOARDINIT\_Set(Address, data);}  
 return;}

一些参数需要被进行浮点数到指定位数的定点数的转换，以下函数完成了这个功能，其中rel\_width为整数部分位数，dec\_width为小数部分位数。


u32 Format2Fixed(float num, int rel\_width, int dec\_width){


u32 s = 0;  
 u32 r = 0;  
 float dtmp = 0;  
 if (num < 0){  
 s = 1 << (rel\_width + dec\_width);  
 r = (int)(-num);  
 dtmp = (int)num - num;}  
 else{  
 r = (int)num;  
 dtmp = num - r;}  
 r = r << dec\_width;  
 u32 d = 0;  
 int i =0;  
 for (i = 0; i < dec\_width; i++){  
 dtmp = dtmp \* 2;  
 if (dtmp >= 1){  
 d += 1 << (dec\_width - 1 - i);  
 dtmp--;}}  
 if (s){return s + s - (r + d);}  
 return s + r + d;}


至此，配置模块的驱动部分完成。

## 4.3 测试-点操作

点操作的Board工程如图4-6，原始图像和灰度图像如图4-7，阈值化的结果如图4-8，对比度变换的结果如图4-9，亮度变换的结果如图4-10，色彩反转的结果如图4-11。

  
图4-6 点操作Board

  
图4-7 原始图像和灰度图像，上侧为原始图像，下侧为灰度图像

  
图4-8 阈值化，上侧为一般全局阈值化，阈值为150，下侧为等高线阈值化，阈值为130和170


  
图4-9 对比度变换，上侧系数为1.8，下侧系数为0.3

  
图4-10 亮度变换，上侧系数为50，下侧系数为-50

  
图4-11 色彩反转

## 4.4 测试-局部滤波器

局部滤波器的Board工程如图4-12，原始图像和灰度图像如图4-13，均值滤波器的结果如图4-14，排序滤波器的结果如图4-15，局部阈值化的结果如图4-16，腐蚀膨胀的结果如图4-17。




  
图4-12 局部滤波器Board

  
图4-13 原始图像和灰度图像，上侧为原始图像，下侧为灰度图像

  
图4-14 均值滤波器

  
图4-15 排序滤波器，上侧为中值滤波器，中间为最大值滤波器，下侧为最小值滤波器

  
图4-16 局部阈值化，上侧的前置滤波器为均值滤波器，下侧为中值滤波器

  
图4-17 腐蚀膨胀，上侧为腐蚀，源为中值滤波后的局部阈值化图像，模板为000011010，下侧为膨胀，源为均值滤波后的局部阈值化图像，模板为000011011

## 4.5 测试-几何变换

几何变换的Board工程如图4-18，原始图像和灰度图像如图4-19，裁剪的结果如图4-20，平移的结果如图4-21，镜像的结果如图4-22，缩放的结果如图4-23，错切的结果如图4-24，旋转的结果如图4-25。


  
图4-18 几何变换Board


  
图4-19 原始图像和灰度图像，上侧为原始图像，下侧为灰度图像


  
图4-20 裁剪，上边界为40，下边界为240，左边界为0，右边界为200

  
图4-21 平移，上侧横向偏移100，纵向100，下侧横向偏移-100，纵向-100

  
图4-22 镜像，上侧为横向，中间为纵向，下侧为全部

  
图4-23 缩放，上侧横向比例为1.3，纵向为0.6，下侧横向为0.6，纵向为1.3

  
图4-24 错切，上侧横向比例为0.5，纵向为0.5，下侧横向为-1.671，纵向为0.539

  
图4-25 旋转，上侧角度为90度，下侧角度为225度

## 4.6 结论

本次以在FPGA平台上实现机器视觉为目的，设计和构建了一个能够高速开发可靠的、在FPGA上进行图像处理IP核的平台，并在这个平台下完成了一些IP核的开发，对每一个模块都进行了软件仿真、硬件仿真以及它们之间的对比，并最终在开发板上完成了验证，验证的结果显示每一个设计都是有效的，的确能够满足最初的设计需求。所以，此次设计是成功的。

# 参考文献

[1] 詹姆斯.格雷克.信息简史[M].高博译.北京:人民邮电出版社,2013:12.[2] E.H.贡布里希.艺术与错觉[M]杨成凯,李本正,范景中译.南宁:广西美术出版社,2012:3.[3] Donald G.Bailey.基于FPGA的嵌入式图像处理系统设计[M].原魁,何文浩,肖晗译.北京:电子工业出版社,2013.[4] U.Meyer-Basese.数字信号处理的FPGA实现(第3版)[M].刘凌译.北京:清华大学出版社,2011:3.[5] Free Software Foundation, Inc. GNU LESSER GENERAL PUBLIC LICENSE Version 2.1[EB/OL]. February 1999.[6] IEEE Standard Hardware Description Language Based on the Verilog(R) Hardware Description Language," IEEE Std 1364-1995 , vol., no., pp.1,688, Oct. 14 1996 [7] IEEE Standard Verilog Hardware Description Language," IEEE Std 1364-2001 , vol., no., pp.0\_1,856, 2001 [8] Xilinx, Vivado Design Suite, Creating and Packaging Custom IP, UG1118 (v2014.3)[EB/OL]. October 8, 2014[9] Xilinx, Xilinx 7 Series FPGAs Embedded Memory Advantages, WP377 (v1.1) [EB/OL]. February 17, 2012[10] Xilinx,7 Series FPGAs Memory Resources, User Guide, UG473 (v1.11) [EB/OL]. November 12, 2014[11] Xilinx, Vivado Design Suite, Block Memory Generator v8.2, LogiCORE IP Product Guide, PG058 [EB/OL]. April 1, 2015

[12] ITU-R, Recommendation ITU-R BT.601-7, Studio encoding parameters of digital television for standard 4:3 and wide-screen 16:9 aspect ratios [EB/OL]. 03/2011[13] Xilinx, Vivado Design Suite, LogiCORE IP Multiplier v12.0, Product Guide, PG108 [EB/OL]. April 2, 2014[14] Xilinx, Vivado Design Suite, FIFO Generator v12.0, Product Guide, PG057 [EB/OL]. October 1 , 2014[15] Rafael C. Gonzales, Richard E. Woods.数字图像处理(第三版)[M].阮秋琦,阮宇智等译.北京:电子工业出版社,2011.6[16] 关新平,赵立兴,唐英干等.图像去噪混合滤波方法[J].中国图象图形学报,2005,10(3):332-337

[17] 达文姣,任志国,王龙平等.静态链表上排序算法的研究[J].自动化与仪器仪表,2011,(2):12-14. [18] 李新春,赵璐.基于中值滤波算法滤波器的FPGA实现[J].计算机系统应用,2011,20(9):82-85,72

[19] 师廷伟,金长江.基于FPGA的并行全比较排序算法[J].数字技术与应用,2013,(10):126-127.[20] 李飞飞,刘伟宁,王艳华等.改进的中值滤波算法及其FPGA快速实现[J].计算机工程,2009,35(14):175-177[21] 施启乐,王从军,黄树槐等.数学形态学图像细化算法在RE中的应用研究[J].华中科技大学学报(自然科学版),2004,32(7):37-39

[22] 王怀群.二值图象的细化[J].无锡轻工大学学报,2001,20(3):315-318

[23] 李娜. 基于FPGA的图像实时检测系统识别系统设计[D].长春理工大学,2013[24] 曹玉龙. 线划图像的细化算法研究[D].长安大学,2011[25] 王金辉,陈冰,王建庄等.实时图像仿射变换系统的研究与实现[J].机械与电子,2012,(2):59-62[26] 陈芳.一种基于错切原理的图像旋转方法[J].淮阴师范学院学报（自然科学版）,2004,3(4):319-322[27] 王金辉.实时图像旋转系统的研究与FPGA实现[D].华中科技大学,2012

[28] Xilinx, AXI Reference Guide, UG761 v14.3[EB/OL], November 15, 2012

[29] Xilinx, Packaging Custom AXI IP for Vivado IP Integrator, XAPP1168 (v1.0)[EB/OL], June 01, 2013

# 致谢

**支持**

东南大学，仪器科学与工程学院

Xilinx上海

**开源项目**

WaveDrom user group, wavedrom

Alexis Metaireau and contributors, Pelican 3.5.0

**测试图像**

[月冈月穗-yorayora](http://www.pixiv.net/member_illust.php?mode=medium&illust_id=43409888)[LM7-oxford eleKtricity](http://www.pixiv.net/member_illust.php?mode=medium&illust_id=27556337)[cotta-池](http://www.pixiv.net/member_illust.php?mode=medium&illust_id=45293430)初心社-世界旅行 - 荷兰/阿姆斯特丹，英国/伦敦，希腊/爱琴海