


LABORATORIO 10

Ejercicio1









Para este código se utilizaron módulos antes hechos, los cuales fueron, la memoria ROM, el contador y el fetch para así elaborar un bloque de lógica secuencial para poder simular el funcionamiento de estos módulos en conjunto. Para poder juntar estos tres módulos se instanciaron en un modulo nuevo y se conectaron de manera apropiada según las entras y salidas de cada uno de estos, se debe de mencionar que para el modulo de fetch y el contador se utilizaron Ennables diferentes para que funcionaran debidamente.

Ejercicio 2



3	8	a	9	ø	9999	989	×	0	ZZZZ
L	1	ø	a	ø	0000	999	1	9	ZZZZ
)	e	1	1	1	1000	010	e	0	1000
ı	e	1	1	1	1000	919	l e	0	1000
Э	e	1	1	1	1000	918	9	9	1000
ŧ	0	1	1	1	1000	911	0	1	8688
a	0	1	1	1	1000	011	0	1	8888
ı.	9	1	1	1	0001	010	e	0	9991
9	0	1	1	1	0001	010	0	0	0001
1	8	1	1	1	0001	001	1 1	8	9999



Al igual que en el anterior código se realizo un bloque de lógica secuencial, solo que esta bvez se utilzaron dos buffer-tri estado, un flip-flop tipo D como un acumulador y el modulo de la ALU. Cabe destacar que la ALU que se implemento esta vez no es la misma que se realizó con anterioridad, esta nueva ALU tiene una salida z que indica que todos los bits de la salida de la ALU son cero y también tiene una salida C que es el carry que indica que si en una operación hay overflow este se active y también que en esta ocasión se utilizaron 5 comandos, en vez de 7. Este codigo, al igual que en el anterior se instanciaron todos los módulos antes mencionados para probar su funcionamiento a la hora de estar conectados.

Link de repositorio

https://github.com/dua19446/DIGITAL.git