


ELECTRONICA DIGITAL

Ejercicio 1 (CONTADOR)

```
iverilog -o Alejandro-Duarte-19446-seccion21-contador_tb.out -D VCD_OUTPUT=Alejandro-Duarte-19446-seccion21-contador_tb.vvp Alejandro-Duarte-19446-seccion21-contador_tb.out
VCD info: dumpfile Alejandro-Duarte-19446-seccion21-contador_tb.vcd opened for output.
reset En load load2 | q
-----
0 0 0 000000000000 | xxxxxxxxxxxx
1 0 0 000000000000 | 000000000000
0 1 0 000000000000 | 000000000000
0 1 0 000000000000 | 000000000001
0 1 0 000000000000 | 000000000010
0 1 0 000000000000 | 000000000011
0 1 0 000000000000 | 000000000100
0 1 0 000000000000 | 000000000101
0 1 0 000000000000 | 000000000110
0 1 0 000000000000 | 000000000111
0 1 0 000000000000 | 000000001000
0 1 0 000000000000 | 000000001001
0 1 0 000000000000 | 000000001010
0 1 0 000000000000 | 000000001011
0 1 1 000000010010 | 000000010010
0 1 0 000000000000 | 000000010011
0 1 0 000000000000 | 000000010100
0 1 0 000000000000 | 000000010101
0 1 0 000000000000 | 000000010110
0 1 0 000000000000 | 000000010111
0 1 0 000000000000 | 000000011000
0 0 0 000000000000 | 000000011000
1 0 0 000000000000 | 000000000000
0 0 0 000000000000 | 000000000000
0 1 0 000000000000 | 000000000000
0 1 0 000000000000 | 000000000001
0 1 0 000000000000 | 000000000010
0 1 0 000000000000 | 000000000011
0 1 0 000000000000 | 000000000100
0 1 1 000000011000 | 000000001100
0 1 0 000000000000 | 000000001101
0 1 0 000000000000 | 000000001110
0 1 0 000000000000 | 000000001111
0 1 0 000000000000 | 000000010000
0 1 0 000000000000 | 000000010001
0 1 0 000000000000 | 000000010010
0 1 0 000000000000 | 000000010011
0 1 0 000000000000 | 000000010100
0 1 0 000000000000 | 000000010101
0 1 0 000000000000 | 000000010110
0 1 0 000000000000 | 000000010111
0 0 0 000000000000 | 000000010111
gtkwave Alejandro-Duarte-19446-seccion21-contador_tb.vcd Alejandro-Duarte-19446-seccion21-contador_tb.vcd
```



```

Alejandro-Duarte-19446-seccion21-contador.v
1 module contador(input wire clk,reset,En,load,
2 input wire [11:0]load2,
3 output reg [11:0]q);
4
5 always @(posedge clk or posedge reset or load or load2) begin
6     if(reset)
7         q <= 12'b000000000000;
8     else if(load)
9         q <= load2;
10    else if(En)
11        q <= q + 1;
12    end
13 endmodule
14
15 //jdsjfasdfjadsfiadsfiadsjfdssjfidssnfiads
16
17
Alejandro-Duarte-19446-seccion21-contador...
1 module testbench();
2
3 reg clk,reset,En,load;
4 reg [11:0]load2;
5 wire [11:0]q;
6
7 contador a(clk,reset,En,load,load2,q);
8
9 always
10     #1 clk = ~clk;
11
12 initial begin
13     $display(" reset En load load2 | q");
14     $display("-----");
15     $monitor(" %b %b %b %b | %b", reset,En,load,load2, q);
16     clk = 0; reset = 0; En = 0; load = 0; load2 = 12'b000000000000;
17     #1 reset = 1;
18     #1 reset = 0; En = 1;
19     #1 reset = 0; En = 1;
20     #1 reset = 0; En = 1;
21     #1 reset = 0; En = 1;
22     #1 reset = 0; En = 1;
23     #1 reset = 0; En = 1;
24     #1 reset = 0; En = 1;
25     #1 reset = 0; En = 1;
26     #1 reset = 0; En = 1;
27     #1 reset = 0; En = 1;

```


Para el modulo del contador se establecieron 4 variables de 1 bit, en los cuales está el clk, reset, En y el load, también se determinan dos variables con buses de 12 bits (load2 y q). En este módulo se utiliza always con nonblocking para que trabaje en paralelo todas las condiciones implementadas, entre estas esta la condición que cuando load se active se cargaría el valor de load2 a la salida q del contador, también están las condiciones de cuando el enable suma 1 bit cada tiempo de reloj y cuando se activa el reset vuelvo a valores iniciales la salida q.

Ejercicio 2 (MEMORIA ROM)

```

Verilog example Alejandro-Duarte-19446-21-memoria_tb.circuit opened for display
Localidad | Respuesta
-----
000000000000 | 01001000
000000000001 | 01000000
000000000010 | 01011111
000000000011 | 00100110
000000000100 | 01010001
000000000101 | 00001010
000000000110 | 00010001
000000000111 | 00011010
000000001000 | 00101011
000000001001 | 00000111
gtkwave Alejandro-Duarte-19446-21-memoria_tb.vcd Alejandro-Duarte-19446-21-memoria_tb.gtkw

```



```

Alejandro-Duarte-19446-21-memoria.v
1 module memoriaROM(input wire [11:0]localidad, output wire [7:0]respuesta);
2
3 reg [7:0] cerebro [0:4095];
4
5 initial begin
6     $readmemb("memory.list", cerebro);
7 end
8
9 assign respuesta = cerebro[localidad];
10
11 endmodule
12

Alejandro-Duarte-19446-21-memoria_tb.v
1 module testbench();
2
3 reg [11:0]localidad;
4 wire [7:0]respuesta;
5
6 memoriaROM b(localidad,respuesta);
7
8 initial begin
9     #1
10    $display(" Localidad | Respuesta");
11    $display("-----");
12    $monitor(" %b | %b", localidad, respuesta);
13    localidad = 12'b000000000000;
14    #1localidad = 12'b000000000001;
15    #1localidad = 12'b000000000010;
16    #1localidad = 12'b000000000011;
17    #1localidad = 12'b000000000100;
18    #1localidad = 12'b000000000101;
19    #1localidad = 12'b000000000110;
20    #1localidad = 12'b000000000111;
21    #1localidad = 12'b000000001000;
22    #1localidad = 12'b000000001001;
23
24 end
25
26 initial
27     #11 $finish;
28
29 initial begin
30     $dumpfile("Alejandro-Duarte-19446-21-memoria_tb.vcd");


```

Para el modulo de memoria se implementa un arreglo de 8 bits por, aproximadamente, cuatro mil localidades. En este lee el documento nombrado memory.list que tiene números binarios de 8 bits que pasan a la variable cerebro que este en el arreglo establecido para luego establecer los datos del archivo externo en la variable respuesta de 8 bits.

Ejercicio 3 (ALU)

Comando	Variable1	Variable2	Respuesta
000	0010	1100	0000
001	0011	1010	1011
010	0110	0000	0110
011	0101	1000	0000
100	0001	0110	0001
101	1110	0111	1110
110	1111	1100	0011
111	0001	0000	0000

gktwave Alejandro-Duarte-19446-21-ALU_tb.vcd Alejandro-Duarte-19446-21-ALU_tb.gtkw



```

Alejandro-Duarte-19446-21-ALU.v
1 module ALU(
2   input wire [3:0]variable1,
3   input wire [3:0]variable2,
4   input wire [2:0]comando,
5   output reg [3:0]respuesta
6 );
7 always @ (variable1,variable2,comando) begin
8   case(comando)
9     3'b000: respuesta = variable1 & variable2;
10    3'b001: respuesta = variable1 | variable2;
11    3'b010: respuesta = variable1 + variable2;
12    3'b011: respuesta = 4'b0000;
13    3'b100: respuesta = variable1 & ~variable2;
14    3'b101: respuesta = variable1 | ~variable2;
15    3'b110: respuesta = variable1 - variable2;
16    3'b111: respuesta = (variable1 < variable2) ? 1:0;
17    default: respuesta = 4'b0000;
18  endcase
19 end
20 endmodule
21

Alejandro-Duarte-19446-21-ALU_tb.v
1 module testbench();
2
3   reg [3:0]variable1;
4   reg [3:0]variable2;
5   reg [2:0]comando;
6   wire [3:0]respuesta;
7
8   ALU c(variable1,variable2,comando,respuesta);
9
10  initial begin
11    #1
12    $display("-----|-----|-----|-----|");
13    $display("| Comando | Variable1 | Variable2 | Respuesta |");
14    $display("-----|-----|-----|-----|");
15    $monitor("| %b | %b | %b | %b |", comando,variable1,variable2,respuesta);
16    comando = 3'b000; variable1 = 4'b0010; variable2 = 4'b1100;
17    #1 comando = 3'b001; variable1 = 4'b0011; variable2 = 4'b1010;
18    #1 comando = 3'b010; variable1 = 4'b0110; variable2 = 4'b0000;
19    #1 comando = 3'b011; variable1 = 4'b0101; variable2 = 4'b1000;
20    #1 comando = 3'b100; variable1 = 4'b0001; variable2 = 4'b0110;
21    #1 comando = 3'b101; variable1 = 4'b1110; variable2 = 4'b0111;
22    #1 comando = 3'b110; variable1 = 4'b1111; variable2 = 4'b1100;
23    #1 comando = 3'b111; variable1 = 4'b0001; variable2 = 4'b0000;
24
25  end
26  initial
27    #10 $finish;
28
29  initial begin
30    $dumpfile("Alejandro-Duarte-19446-21-ALU_th.vcd");
31  end

```

Para este modulo se implemento la ALU que esta descrita en el libro, en el cual se implantan 8 diferentes comandos que se le pueden ver en el código. Para la realización de este se implementaron tres variables de buses de 4 bits y una variable de 3 bits que será la que determine que comando se utilizará para efectuar sobre las variables 1 y 2 para que dicho resultado se guarde en la variable respuesta.