

CPU2 编码器故障锁存、FRAM 仲裁与掉电恢复整改方案

- 日期：2026-07-25，2026-07-27 按确认口径完成第一轮 CPU2 软件整改
- 状态：源码、共享故障码和 24 V 提前掉电监测已实现，并通过 CPU2/CPU3 clean-first 构建；ADC 阈值、保持时间、FRAM 故障注入、随机相位掉电和 CPU2/CPU3 并发通信验证尚未完成
- 范围：CPU2 AS5145 编码器采集、故障锁存、SPI4 FRAM 访问、参数保存、编码器上电恢复、24 V 提前掉电监测、CPU2 向 CPU3 发布故障快照
- 关联问题：C-07、C-14、C-35，关联 B-05 和 CPU2/CPU3 通信并发风险

1. 文档目的

本文统一整理以下现场问题及整改方案：

1. 编码器单帧异常可能写入全局错误并直接停止测量；
2. 下一帧正常编码器数据可能立即清除错误，CPU3 看不到稳定故障码；
3. 水位回零保存零点电容时出现参数 A 区校验失败、B 区有效，并触发 `0x0011000C` 停止测量；
4. 编码器 SPI5 DMA 回调在中断内执行日志、重试、编码器累计和 SPI4 FRAM A/B 写入；
5. 参数、编码器和电机位置共用 SPI4 FRAM，但没有统一所有权、事务仲裁和底层错误返回；
6. CPU2 主循环是阻塞式结构，关键的编码器处理、故障确认和持久化不能依赖主循环及时运行；
7. 设备需要在上电时恢复掉电前保存的编码器累计值，并尽量降低突然掉电造成的位置丢失。

本文记录问题证据、已确认产品口径、第一轮软件实现、验证结果和后续工作。文中“整改前源码事实”用于解释现场问题，不代表当前工作区仍保持该行为。

2. 用户硬约束

2.1 主循环约束

CPU2 主循环会进入持续时间较长的测量、运动、回零和通信业务流程，不能假定主循环能够按固定周期执行后台服务。因此：

- 编码器帧处理不能等待主循环轮询；
- 编码器故障确认不能等待主循环轮询；
- 编码器持续持久化不能等待主循环轮询；
- FRAM 关键事务不能仅依靠 `process_device_params_deferred_tasks()`；
- CPU3 读取故障状态不能依赖日志打印或主循环收尾；
- 普通日志允许延后输出，但日志不得成为故障控制链的一部分。

当前工程已有最低优先级 `PendSV` 延后执行框架，优先级为 15，并已用于 HART、CPU2/CPU3 板间 Modbus、UART 恢复和 AO 刷新。推荐在建立统一预算和仲裁后复用该框架，而不是新增主循环后台轮询。

2.2 编码器恢复约束

设备上电后必须从非易失存储恢复：

- 软件累计编码器值；
- 与该累计值属于同一采样时刻的 AS5145 单圈角度；
- 存储记录版本、代际和完整性状态；
- 最后一次成功提交状态。

只有通过有效记录校验和上电连续稳定帧确认后，编码器位置才允许进入可用状态。

2.3 掉电保存约束

需要区分三种掉电场景：

场景	固件可以达到的目标	必要条件
正常运行期间突然断电	恢复最近一次已经提交的编码器快照，把丢失量控制在已验证上限内	持续持久化、A/B 原子提交、已测得的最坏提交延迟
受控关机	电机停稳后保存最终编码器快照，读回验证成功后才允许切断主电源	有关机命令或可控制的断电执行器
无预警硬断电且要求最后一采样点不丢	在电源失效前完成紧急提交	提前掉电信号、足够保持时间、独占 FRAM 紧急路径

没有提前掉电信号和保持能量时，软件不能保证在电源已经消失之后再完成写入。

2.4 已确认产品决策

截至 2026-07-27，以下口径已经确认，不再作为本轮待决项：

- 1. 编码器连续异常确认后锁存故障；通信恢复稳定不能自动清除故障码。
- 2. 重新发起一次顶层测量或正式业务过程时，可以解除编码器故障锁存并重新确认；水位粗找、精找、回零内部自动重试无权清除。
- 3. 连续第 3 帧异常正式锁存；第 1、2 帧只作为采样重试证据。
- 4. 参数 A/B 中至少一槽保存本次新镜像并读回一致时允许继续，同时尝试修复另一槽；两槽都失败才锁存 0x0011000C 并停测。
- 5. 编码器 A/B 新旧格式记录都无效时进入 ENCODER_POWERON_FAIL，必须执行明确的回零命令重新建立位置，不自动把 0 写成可信记录。
- 6. 突然断电的第一阶段目标定义为最大丢失 1/10 圈。AS5145 单圈为 4096 计数，源码采用 256 计数（1/16 圈）保存阈值，比 409 计数目标更保守；写入频率和队列峰值仍需台架验证。
- 7. 无人工干预时机构断电后不会移动，第一轮按机械自保持处理；若该机械条件变化，现有单圈编码器方案不能保证多圈真实位置恢复。
- 8. 电机停稳、回零和人工位置修正需要强制保存当前编码器快照；突然掉电采用 24V-TEST 模拟看门狗提前预警并请求紧急保存，是否来得及完成仍取决于实测保持时间。
- 9. 本轮不修改共享寄存器地址和宽度，但新增 6 个 CPU2/CPU3 共享故障码，因此 DEVICE_PROTOCOL_VERSION 从 29 提升到 30；实现阶段不升固件版本、不改变现有暂存区、不提交、不推送。
- 10. 24V-TEST 是 CPU2 掉电预警主触发源；12V-TEST 当前只有模拟输入配置，未进入 ADC 周期采样序列，本轮不能表述为已经实现 12 V 监测。
- 11. 24 V 低压阈值暂按 20 V，即 ADC 计数 2256；恢复阈值暂按 22 V，即 ADC 计数 2482，并要求连续稳定 100 ms 后重新布防。以上数值是可配置初值，必须按正常 24 V 下限、ADC 误差和保持时间实测后冻结。
- 12. 24 V 恢复并稳定100 ms后立即恢复普通FRAM写；故障码、电机禁止和旧测量流程不自动恢复，只有新的顶层正式命令才清锁存并重新开放运动。
- 13. ADC溢出或DMA停止时立即进入安全禁止，由主循环最多执行3次局部ADC/DMA恢复；恢复成功保留故障码，3次失败保持禁止，不自动重启CPU2。
- 14. 任何新的顶层正式测量命令都具有清编码器锁存权限；清除动作发生在电源门禁检查之前，电源仍异常时由独立电源故障码拒绝流程。

15. Modbus参数写成功响应表示数据已接受到RAM，不表示FRAM已经落盘；延后持久化失败继续通过故障码和读回暴露。

3. 整改前源码事实

3.1 编码器中断链路

当前 SPI5 DMA 完成回调直接进入 `Process_SSI_Frame()`。正常帧会调用 `Update_Encoder_Count()`；异常帧会设置全局错误、调用 `ErrorLog_Retry()`、立即重启读取，并可能最终调用 `printf()`。

这意味着 SPI5 DMA 中断当前承担了：

- 原始帧接收；
- 帧解析；
- parity/OCF/COF 判断；
- 全局故障码写入；
- 重试计数和立即重读；
- 错误日志和普通打印；
- 编码器累计值更新；
- SPI4 FRAM 编码器 A/B 区写入。

该调用链不满足“中断只采集和投递”的边界。

3.2 当前异常帧确认存在两个语义问题

当前异常处理在增加重试计数之前就写入全局 `error_code`。因此第一帧异常就可能被测量流程中的 `CHECK_ERROR()` 捕获并触发停机。

当前判断为：

```
++retry_count <= 3: 继续尝试  
否则：正式报告
```

按该语义，第 1、2、3 帧进入重试，第 4 帧才正式报告，与“连续第 3 帧确认故障”不一致。

正常帧路径还会直接清除编码器错误码，因此已经被业务流程观察到的故障可能被下一帧正常数据覆盖。

3.3 当前编码器持久化

当前编码器记录包含：

- `magic`；
- `version`；
- `encoder_count`；
- `prev_angle`；
- `crc`。

编码器 A 区起始地址为 `0x1000`，B 区起始地址为 `0x1040`。系统上电时先读 A，A 无效时回退 B；A/B 都无效时把累计值和角度置 0、设置上电失败错误，并重新写入 A/B。

正常编码器帧累计变化超过 3 个计数，或者传感器位置为 0 时，当前代码会在 SPI5 DMA 回调调用链内同步写 A、B 两区，然后立即推进 `g_encoder_saved`。

存在以下问题：

1. A、B 每次都被连续覆盖，缺少代际和最终提交标记；
2. 写入没有读回验证；
3. 底层写失败后仍推进 `g_encoder_saved`，可能抑制后续重写；
4. 写入发生在 SPI5 DMA 中断调用链内；
5. A/B 都无效时立即重写 0，会覆盖故障现场，且可能把未知位置包装成新的有效记录。

3.4 当前 FRAM 共用关系

参数、编码器、电机位置及安全身份等数据使用同一颗 SPI4 FRAM。地址区域可以互不重叠，但总线、SPI4 句柄和 FRAM 片选属于同一物理事务资源。

`WriteMultiData()` / `ReadMultiData()` 当前存在：

- 使用 `HAL_MAX_DELAY`；
- 返回类型为 `void`；
- 忽略 `HAL_SPI_Transmit()` / `HAL_SPI_Receive()` 返回值；
- 每个调用者都能直接拉低或拉高 FRAM CS；
- 没有事务级所有权；
- 没有统一地址、长度和越界检查；
- 失败出口无法向上层区分 `BUSY`、超时、总线错误和内容校验错误。

SPI5 中断打断线程态参数写入或读回时，即使 SPI4 HAL 返回 `HAL_BUSY`，中断路径仍可能改变 FRAM CS，破坏外层事务。

3.5 零点电容保存故障链

现场日志中的 `61.7 pF` 本身不是异常值。当前执行链为：

1. `read_zero_capacitance()` 读取 `61.7 pF`；
2. RAM 中 `zero_cap` 更新为 `617`；
3. 参数保存依次写 FRAM A、B 区；
4. 写后读回显示 A 结果为 1、B 结果为 0；
5. A 结果 1 表示本次校验读取没有得到正确魔术字；
6. 保存函数设置 `PARAM_STORAGE_WRITE_VERIFY_FAILED`，即 `0x0011000C`；
7. 保存函数本身返回 `void`，`read_zero_capacitance()` 仍返回 `NO_ERROR`；
8. `SearchZero()` 随后执行 `CHECK_ERROR()`，通过全局错误检查进入最终停机。

可以确认参数保存校验失败导致停测。SPI5 编码器中断重入共享 SPI4 FRAM 是与“A失败、B有效”高度吻合的首要根因候选，但没有总线波形和 HAL 阶段状态时，不能把单次现场事件写成已经直接证明的总线竞争。

3.6 整改前掉电检测能力

整改前固件没有应用层 `PVD` 配置、PVD 中断或掉电回调。CPU2 原理图和引脚中存在 `24V-TEST`、`12V-TEST` 模拟检测点，但 ADC 初始化只形成单通道软件触发基础配置，没有形成持续采样、模拟看门狗或提前掉电中断闭环。


该缺口已在本轮加入 **24V-TEST** 连续采样和模拟看门狗触发链；硬件保持时间尚未实测，因此仍不能宣称“最后一采样点必定完成写入”。

4. 根因和问题分类

编号	问题	直接影响	根因性质
P1	SPI5 DMA 中断执行解析、日志、重试和 FRAM 写	中断占用不可控，影响其它 DMA／UART 和 CPU2／CPU3通信	架构问题
P2	正常编码器帧在中断内写 SPI4 FRAM	与参数保存发生片选和 SPI4 句柄竞争	架构问题
P3	第一帧异常就写全局错误	瞬时坏帧可能直接停测	状态机问题
P4	连续异常阈值偏一	第 4 帧才正式报告	边界问题
P5	正常帧直接清除已观察到的错误	CPU3看不到稳定错误快照，设备可能误恢复	故障所有权问题
P6	fault_info_init() 无条件清全局错误	粗找、精找等业务重试可能清除异步故障	清错所有权问题
P7	停机发生在故障快照发布之前	停机阻塞时 CPU3 只能看到旧状态	发布顺序问题
P8	FRAM 驱动无结果、无边界、无仲裁	I/O失败被误判成内容损坏，可能永久阻塞	底层契约问题
P9	编码器 A/B 双覆盖且无代际提交	写入中断时可能没有可确认的最新有效记录	掉电原子性问题
P10	关键延后保存依赖阻塞主循环	测量期间保存无法保证按时执行	调度问题
P11	没有提前掉电事件和保持时间证据	无法保证突然掉电前完成最后提交	硬件能力缺口
P12	AS5145 是单圈编码器	断电期间发生未知多圈移动时无法仅靠软件累计值恢复	物理可观测性边界

5. 总体整改架构

推荐采用四层结构：



唯一FRAM所有者

- └统一控制SPI4和FRAM CS
- └有限超时和分阶段状态返回
- └编码器/参数/电机请求排队、合并和公平调度
- └执行A/B代际提交、读回验证和完成通知

故障锁存和CPU3快照

- └连续异常达到门限后一次锁存
- └先发布一致故障快照
- └再停止电机和退出测量
- └仅由正式恢复流程清除

该架构不依赖主循环及时返回。

6. SPI5 编码器中断整改

6.1 中断允许执行的内容

SPI5 DMA完成或错误中断只允许：

1. 恢复必要的 SPI5 片选和 DMA 硬件状态；
2. 复制 4 字节原始帧；
3. 保存 HAL SPI/DMA 错误类型；
4. 保存帧序号和采样时间；
5. 增加原始帧、错误和队列溢出计数；
6. 投递延后处理事件并挂起 PendSV。

6.2 中断禁止执行的内容

中断及其直接调用链禁止：

- `printf()`；
- `ErrorLog_*`()；
- 参数格式化；
- 业务故障停机；
- `ReadMultiData()`/`WriteMultiData()`；
- 编码器 A/B 持久化；
- 参数 A/B 持久化；
- 多次同步重试；
- 直接清除正式锁存故障。

6.3 原始帧邮箱

不能只使用一个可覆盖的全局 4 字节缓冲。建议使用单生产者、单消费者环形队列，每项至少包含：

```
raw[4]
spi_status
dma_error
```

```
sample_tick
sequence
```

初始容量可从 8 项开始，最终容量应根据实测的最大 PendSV 延迟、编码器采样周期和并发 UART 负载冻结。队列满时：

- 丢弃策略必须固定并记录；
- 增加 `encoder_mailbox_overshoot_count`；
- 不在中断内打印；
- 持续溢出应由延后状态机升级为编码器采集故障。

7. 不依赖主循环的 PendSV 延后处理

7.1 为什么选择 PendSV

当前工程已经把 PendSV 设置为最低优先级 15，并用于不依赖阻塞主循环的延后处理。它能够在线程态业务函数长期运行时被挂起并执行，因此适合承接：

- 编码器帧解析；
- 连续异常确认；
- RAM快照发布；
- FRAM服务调度。

PendSV 仍属于异常上下文，不允许打印、长时间忙等和无界 HAL 调用。

7.2 调度预算

PendSV 中不能一次清空所有积压任务。建议建立统一事件位和轮转预算：

- 每次最多处理规定数量的编码器帧；
- 每次最多推进一个 FRAM 状态机步骤或一笔有界小事务；
- UART、AO、FRAM、编码器之间采用轮转或配额，防止单一来源长期占用；
- 仍有待处理项时重新挂起 PendSV；
- 记录各类任务的最大等待时间和超预算次数。

编码器帧优先级应高于普通日志，但不能无限压制 CPU2/CPU3 板间通信。

7.3 同步和异步保存接口

FRAM请求至少需要两种入口：

1. 异步请求：供 ISR 投递后的 PendSV、板间 Modbus 和其它异常上下文使用，只提交请求，不等待；
2. 同步等待请求：只允许线程态业务函数使用，提交后等待 PendSV 完成并设定有限超时。

线程态同步等待期间，PendSV仍可抢占线程态完成事务，因此不依赖主循环下一轮。任何 ISR 或 PendSV 内调用同步等待接口都必须立即拒绝，防止自等待死锁。

8. 编码器连续异常和故障锁存

8.1 连续异常规则

建议采用以下确定语义：

连续帧	动作
第1帧异常	保存原始证据， <code>bad_count=1</code> ，安排下一次采样，不写正式错误
第2帧异常	保存原始证据， <code>bad_count=2</code> ，继续采样，不写正式错误
第3帧异常	确认持续故障，锁存实际编码器错误码，发布CPU3快照并停机
未锁存前收到正常帧	<code>bad_count</code> 清零
已锁存后收到正常帧	只增加恢复稳定帧计数，不清除锁存

“连续3帧”应按接收顺序定义，不得使用会导致第4帧才报告的 `++count <= 3` 写法。

8.2 实际错误码

第3帧确认时锁存该帧的实际错误码，例如：

- SPI／DMA无响应；
- parity错误；
- OCF未完成；
- CORDIC overflow；
- 断线全0／全FF模式。

同时保留本轮第1帧错误码、最后错误码和各错误类型计数，便于分析混合异常，但对CPU3发布的正式错误码必须唯一、稳定。

8.3 故障快照发布顺序

正式故障发生时，应在很短的临界区内发布：

```
device_state = STATE_ERROR
error_code = 实际错误码
zero_point_status = 1
fault_sequence = fault_sequence + 1
```

然后执行内存屏障并退出临界区，再进行：

- 电机停止；
- 测量流程退出；
- 延后日志；
- 自动恢复判断。

三个32位赋值分别原子不等于整个故障快照原子。CPU2向CPU3复制状态时，应使用短临界区、序列号奇偶校验或双缓冲快照，禁止CPU3读到新旧字段混合值。

8.4 清错所有权

正式锁存故障只能由故障恢复模块清除。以下路径不得直接清除：

- 下一帧正常编码器数据；
- `fault_info_init()`；

- 水位粗找内部重试；
- 水位精找内部重试；
- 回零粗找、精找内部重试；
- 普通命令切换；
- 参数保存成功。

`fault_info_init()`应拆分为：

- 业务局部重试状态初始化；
- 正式锁存故障清除。

只有第二个接口可以改变锁存故障，并且必须由明确恢复流程调用。

8.5 恢复条件

建议至少满足以下条件后才允许清除：

1. 当前测量已经停止；
2. SPI5/DMA重新初始化成功；
3. 连续收到规定数量的正常帧；
4. parity、OCF、COF和断线模式均正常；
5. 编码器角度变化符合允许范围；
6. 如位置可信度已经丢失，完成回零或人工确认；
7. 清错动作由恢复模块记录并一次性发布。

连续正常帧数量应通过台架冻结，初始可按 5~10 帧评估，不应在没有时序测试时写死为产品结论。

9. SPI4／FRAM唯一所有者

9.1 所有权要求

生产代码中只有 FRAM 所有者可以：

- 拉低或拉高 FRAM CS；
- 调用 SPI4 传输；
- 执行 WREN、READ、WRITE；
- 改变 FRAM 事务状态；
- 决定重试、回滚和完成通知。

参数、编码器、电机位置和安全身份模块只能提交请求，不能直接操作SPI4或FRAM CS。

9.2 底层接口要求

底层接口必须返回明确结果，至少区分：

- 成功；
- 参数非法；
- 地址越界；
- SPI忙；
- 发送超时；
- 接收超时；
- HAL错误；

- 写后读回不一致；
- CRC或记录格式错误。

所有出口都必须保证：

- FRAM CS恢复为高；
- SPI4状态可诊断；
- 失败后不继续执行下一阶段；
- 上层不会更新已保存标志；
- 不使用HAL_MAX_DELAY；
- 不在FRAM错误处理里递归写FRAM日志。

9.3 请求调度

建议按以下级别调度：

1. 已确认掉电事件的紧急编码器提交；
2. 电机停稳后的最终编码器提交；
3. 运行期间编码器脏快照；
4. 需要同步确认的参数保存；
5. 电机位置、安全身份及普通维护写入。

编码器高频请求允许合并为最新RAM快照，但不能覆盖正在提交的快照。普通请求必须有公平性，避免编码器持续运动导致参数永远无法保存。

10. 编码器A/B掉电原子提交

10.1 推荐记录格式

编码器记录建议至少包含：

```
magic
store_version
struct_size
generation
encoder_count
prev_angle
sample_sequence
payload_crc
commit_marker
```

其中：

- generation用于判断最新一代；
- sample_sequence用于证明累计值和角度来自同一采样快照；
- CRC覆盖版本、长度、代际和全部业务数据；
- commit_marker最后写入，表示该槽已经完整提交；
- A/B槽地址保持不重叠，并与电机位置区保持边界。

10.2 保存顺序

每次只更新非活动槽：

1. 读取并确定当前活动槽和最新`generation`；
2. 选择另一槽作为目标；
3. 把目标槽提交标记写成未提交；
4. 写入记录头、业务数据和CRC；
5. 完整读回并比较；
6. 最后写入提交标记；
7. 再读回提交标记或完整记录；
8. 验证成功后才更新RAM中的`last_committed_count`和活动槽；
9. 旧活动槽保持不变，直到下一次提交成功。

禁止每次同时覆盖A、B两份有效记录。

10.3 上电选择

上电时：

1. 独立读取A、B；
2. 分别检查magic、版本、长度、角度范围、CRC和提交标记；
3. 两槽都有效时选择最新`generation`；
4. 只有一槽有效时从该槽恢复，并在系统稳定后安排另一槽修复；
5. 两槽都无效时锁存`ENCODER_POWERON_FAIL`，禁止自动把0当成可信位置；
6. 保留原始坏槽证据，未经故障处理不得立即把两个槽都覆盖为0。

`generation`比较必须处理32位回绕。

10.4 旧编码器记录迁移

当前现场FRAM中可能仍是没有`generation`和`commit_marker`的旧版记录，升级时不能直接把旧A/B都判无效并清零。

建议迁移顺序：

1. 启动时先按新格式扫描A/B；
2. 新格式均无效时，再按当前旧格式检查magic、version、角度范围和CRC；
3. 旧A有效时沿用当前优先加载A的语义，旧A无效且旧B有效时加载B；
4. 先把已加载旧记录转换后写入另一个非活动槽；
5. 新槽完整读回并最后提交成功前，保留原旧有效槽；
6. 新槽提交成功后即可按新格式运行，另一旧槽在后续普通保存中自然迁移；
7. 只有新旧格式A/B都无效时，才锁存上电恢复失败。

如果旧A、旧B内容都有效但不一致，应记录启动选择来源和差值，不能静默把不一致解释成同一代。迁移过程必须执行逐阶段复位／掉电测试，证明任何切点至少保留一个旧格式或新格式有效记录。

11. 运行期间持续保存策略

11.1 保存触发

为满足突然掉电后的恢复需求，编码器运行期间不能只在主循环空闲时保存。建议组合使用：

- 编码器累计变化达到阈值；

- 电机从运动转为停稳；
- 回零完成；
- 人工设置编码器零点；
- 切换位置源；
- 测量流程正常完成；
- 受控关机；
- 提前掉电事件。

运行中达到阈值时只提交“最新编码器快照待保存”，不在SPI5中断内访问FRAM。

11.2 最大丢失量

突然断电时可恢复的是“最后一次完成提交的快照”，不是RAM中尚未提交的最新值。最大编码器丢失量应按下式验证：

$$\begin{aligned} & \text{最大未提交计数} \\ & \approx \text{触发阈值} \\ & \quad + \text{最大编码器计数变化率} \times \text{FRAM请求最坏等待时间} \\ & \quad + \text{一次提交期间可能新增的计数} \end{aligned}$$

换算成缆长误差：

$$\begin{aligned} & \text{最大长度误差} \\ & = \text{最大未提交计数} \times \text{编码轮周长} \div 4096 \end{aligned}$$

触发阈值不能只沿用当前“超过3个计数”而不验证。需要根据：

- 最大电机速度；
- 编码轮周长；
- 可接受的掉电位置误差；
- PendSV最大延迟；
- FRAM最坏提交时间；
- 同时发生的UART、AO和参数事务；

计算并通过台架冻结。

11.3 保存完成标志

只有目标槽完整读回并提交成功后，才能更新：

- `last_committed_count`；
- `last_committed_angle`；
- `active_slot`；
- `generation`；
- 保存完成计数。

SPI忙、超时、读回不一致或CRC失败时，快照保持脏状态并继续请求，不能提前推进`g_encoder_saved`。

12. 受控关机流程

如果设备存在关机命令或可由CPU2控制的主电源执行器，应执行：

1. 拒绝新的测量和运动命令；
2. 请求电机按安全策略停止；
3. 确认电机已停稳；
4. 获取同一时刻的`encoder_count`和`prev_angle`快照；
5. 向FRAM所有者提交强制保存；
6. 等待有限时间完成A/B非活动槽原子提交；
7. 读回验证；
8. 记录关机保存成功状态；
9. 才允许切断主电源。

保存失败时不能打印“关机保存成功”，也不能自动允许断电。具体失败后的设备动作需要结合产品安全策略确认。

13. 突然掉电方案

13.1 当前软件基线

当前软件同时具备两层保护：

1. 运行期间每累计 256 计数请求一次 V3 非活动槽提交，把无预警或紧急提交失败时的恢复误差限制在最近成功提交点之后；
2. **24V-TEST** 低于暂定阈值时，由 ADC 模拟看门狗锁存掉电事件、预留 FRAM、请求编码器紧急提交，并由 SysTick 在最多3次紧急提交期间重投 PendSV，不依赖阻塞主循环。

第二层已建立触发和软件提交链，但没有保持时间波形时，仍不能保证最后一采样点零丢失。

13.2 真正的掉电前保存需要什么

若产品要求突然断电时仍保存最新编码器快照，至少需要：

1. 在3.3V失效前足够早地产生掉电事件；
2. CPU2、FRAM和SPI4在事件发生后仍保持有效；
3. 保持时间覆盖最坏中断延迟、总线接管、写入和读回验证；
4. 掉电期间禁止新的普通 FRAM 事务抢在紧急提交之前；
5. 紧急提交只更新非活动编码器槽；
6. 紧急路径不打印、不记录FRAM日志、不执行参数保存；
7. 电源跌落期间SPI4时钟和GPIO电平仍满足FRAM规格。

13.3 已选掉电信号和阈值

原理图中的 **24V-TEST** 为 PC2/ADC1_IN12，经 100 kΩ/10 kΩ 分压、100 nF 滤波和 MCP6241T 缓冲进入 ADC；24 V 对应 ADC 输入约 2.182 V。当前实现采用：

- ADC1 通道 12 连续转换，ADC 时钟 PCLK/4，采样时间 144 cycles；
- 模拟看门狗低阈值暂为 2256 counts，约等于 20 V；
- 恢复阈值暂为 2482 counts，约等于 22 V；
- 电压连续恢复 100 ms 后才清 `power_fail`并重新使能看门狗中断；

- PC3/ADC1_IN13 的 12V-TEST 本轮仅保留模拟输入配置，未加入周期采样，也不参与紧急保存判定。

计算阈值不是最终产品阈值。必须实测正常 24 V 最低范围、分压误差、VDDA 误差、噪声和掉电斜率；若 20 V 已晚于可靠提交窗口，应提高阈值或改用外部 PGOOD/比较器。

13.4 保持时间和储能

保持电容或后备电源的最低估算关系为：

$$C \geq I \times t / (V_{\text{start}} - V_{\text{min}})$$

其中：

- I 是掉电保存期间CPU2、FRAM和必要电路的实际电流；
- t 是从掉电检测到提交和验证完成的最坏时间；
- V_{start} 是掉电检测时保持域电压；
- V_{min} 是CPU2和FRAM仍能可靠工作的最低电压。

实际设计还必须加入电容容差、ESR、温度、DC/DC掉压、检测误差和老化裕量。应尽量把电机、显示、通信收发器和其它大负载从保持域隔离，只维持CPU2、FRAM和必要检测链。

13.5 紧急路径与普通ISR边界

“SPI5/DMA中断不得写 FRAM”仍然成立。已实现的掉电路径为：

- 普通SPI5、UART和定时器ISR只锁存事件；
- ADC 看门狗 ISR 只锁存 power_fail、预留后续 FRAM 事务、置编码器紧急保存标志并挂起 PendSV；
- 已经开始的普通 FRAM 短事务不被中途切断，避免破坏 CS/SPI4 事务边界；
- 预留生效后，新的普通 FRAM 事务立即返回 BUSY；编码器 PendSV 以紧急所有者身份进入现有 V3 非活动槽提交；
- PendSV 先处理已投递的 AS5145 帧，再执行编码器持久化，之后才处理 AO、板间通信和 UART 恢复任务；
- 如果提交因现有 FRAM 事务返回 BUSY 或阶段失败，SysTick 每 1 ms 重新挂起 PendSV，但一次紧急请求总尝试次数最多为3次；
- 紧急提交成功后释放 FRAM 预留；若电压只是瞬时跌落，电压恢复稳定 100 ms 后释放预留、恢复普通 FRAM写并重新布防，电机和故障码仍保持锁存。

紧急路径固定写 V3 非活动槽、完整读回、最后写提交标记并再次验证，再提交独立掉电回执，全程不打印、不调用 ErrorLog_*。最低优先级 PendSV、已有事务完成时间和完整提交时间仍必须通过示波器证明落在保持窗口内。

14. AS5145单圈编码器的物理恢复边界

AS5145提供12位单圈角度，范围为0~4095。软件通过相邻两帧差值累加形成多圈g_encoder_count。

保存encoder_count + prev_angle可以恢复软件累计基线，但不能观测断电期间发生了多少整圈移动。

如果断电后机构可能：

- 自由下滑；

- 因惯性继续运动；
- 被人工移动；
- 转动超过半圈；
- 转动若干整圈后回到相近角度；

那么上电后的单圈角度无法唯一确定真实多圈位移。软件不能从一个0~4095角度值恢复未知整圈数。

若要求断电后仍精确恢复真实机械位置，至少需要一种额外条件：

- 机械制动或自锁，保证断电期间基本不移动；
- 保持CPU2和编码器供电，持续计数直到机构停稳；
- 使用真正的多圈绝对编码器；
- 增加独立位置参考或安全回零；
- 上电后强制回零并重新建立累计位置。

产品必须明确“恢复最后保存的软件位置”还是“恢复断电后机械最终位置”。两者不是同一要求。

15. 参数保存整改

参数存储故障与编码器连续3帧异常是两类故障，不应共用门限。

参数保存应执行：

1. 通过FRAM所有者提交；
2. 分阶段检查SPI返回值；
3. 对BUSY等可恢复结果进行有限重试；
4. 分别记录A、B读取结果；
5. 分别执行A、B内容比较，不能依靠短路表达式隐藏后续结果；
6. A/B写入、读回和内容比较全部符合策略后才打印成功；
7. 失败时返回明确状态，不能让上层继续得到NO_ERROR；
8. “继续尝试”日志必须对应真实重试；
9. 只有重试后仍不能建立有效存储镜像，才锁存参数存储故障。

参数存储已确认采用“单槽新镜像有效即可降级继续”的策略。第一轮实现对 A、B 每槽各执行最多 3 次写入、读回和完整内容比较；同一保存轮次即包含对两槽的有限修复尝试，两槽全部失败才写入

PARAM_STORAGE_WRITE_VERIFY_FAILED。单槽降级仍需保留告警和后续维护记录，不能伪装成 A/B 冗余完全健康。

16. CPU3故障可见性

CPU3需要读取稳定、可重复的故障快照，而不是依靠串口日志推断CPU2状态。

要求：

- 第3帧确认故障时一次发布状态；
- STATE_ERROR、实际错误码、zero_point_status属于同一代快照；
- CPU3轮询期间正常编码器帧不得清除该快照；
- 停机动作失败或耗时不能阻止CPU3先看到错误；
- 故障恢复成功后发布新的恢复代际；
- CPU3可根据序列号判断是否读到完整新快照。

如需新增共享快照字段或改变共享寄存器语义，必须同步评估CPU2/CPU3共享协议版本；仅在CPU2内部实现临界区和锁存、不改变共享布局时，不应无理由提升共享协议版本。

17. 第一轮已实现内容

17.1 编码器中断和故障锁存

- SPI5 DMA 完成和错误回调只恢复片选、复制 4 字节原始帧、记录事件类型/HAL 状态/错误值/时间/序号和计数，并挂起 PendSV。
- 建立 8 项环形邮箱；PendSV 每轮最多处理 4 项，邮箱仍有数据时再次挂起。
- parity、OCF、COF、全 0/全 0xFF 和 SPI/DMA 失败在 PendSV 中统一计入连续异常。
- 第 1、2 帧异常不写正式全局错误；连续第 3 帧锁存该帧实际错误码。
- 正常帧只清连续异常计数；锁存后正常帧不会清错，并会重新发布原锁存快照，防止其它普通清零路径造成短暂丢码。
- `ProcessMeasureCmd()`在即时控制命令过滤后、顶层正式测量开始前调用唯一清锁存入口；内部 `MeasureStart()`、粗找、精找和回零重试无权清除锁存。
- 故障发布改为短临界区先写 `STATE_ERROR`、实际 `error_code` 和 `zero_point_status=1`，随后由既有 `CHECK_ERROR`/故障出口执行日志和慢停。

17.2 FRAM 统一事务入口

- `FRAM_Read()`/`FRAM_Write()`增加参数、容量和地址范围校验。
- SPI4 访问使用 5 ms 有限 HAL 超时，不再使用 `HAL_MAX_DELAY`。
- FRAM 模块用短临界区维护非等待事务所有权；并发访问立即返回 `BUSY`，所有错误出口都把 CS 恢复为高并释放所有权。
- 参数和编码器新实现检查 `FRAM_Status`；旧 `ReadMultiData()`/`WriteMultiData()`仅作为兼容包装，内部也统一经过同一事务入口。
- 本轮完成的是“统一硬件入口+事务互斥”，尚未实现可排队、分阶段 DMA 推进和公平调度的完整 FRAM 服务状态机。

17.3 编码器持久化和上电恢复

- 新记录版本为 V3，包含结构长度、`generation`、持久化原因、累计计数、同一采样角度、`sample_sequence`、CRC 和 `commit_marker`。
- 每次只更新非活动槽：先写未提交记录，完整读回比较，再最后写提交标记并重新验证；验证成功后才推进活动槽、代际和 `g_encoder_saved`。
- 上电独立扫描 A/B，处理代际回绕并选择最新有效 V3 记录。
- 新格式都无效时继续识别旧 V2/V1 记录；先把 V3 写入旧有效槽的另一侧，成功前不破坏唯一旧有效槽。
- 新旧格式 A/B 都无效时保留 `ENCODER_POWERON_FAIL`，不自动写 0。只有 `CMD_BACK_ZERO`在 AS5145 已有有效单圈帧时允许运动，`set_encoder_zero()`成功后才建立并保存新可信位置。
- 运行期末保存变化达到 256 计数时置待保存标志，由 PendSV 尝试提交；电机停稳、回零和人工位置修正使用同步强制保存。
- 真实ADC低压紧急保存完成后写入独立回执；下次上电仅在BOR/POR复位且真实低压回执与A/B不一致，或回执魔术字存在但提交/CRC不完整时报告 23-6。软件测试回执和非掉电复位不报该故障。

17.4 参数 A/B 保存

- 每槽执行最多 3 次“写入—读回—结构/CRC校验—完整内容比较”。
- 首轮只有一槽成功时，立即对失败槽再执行一次完整修复尝试。

- 至少一槽保存本次新镜像有效时发布参数更新完成；A/B 全部失败才锁存 0x0011000C。
- 失败路径不再调用固定打印“写入成功”的差异输出；“继续尝试”现在对应真实重试。

17.5 24 V 掉电监测和紧急编码器保存

- ADC1 通道 12 改为连续采样，启用单通道模拟看门狗和 ADC 全局中断；通道 13 保留为 12 V 后续诊断输入。
- 24 V 低压暂按 2256 counts 触发，22 V/2482 counts 连续稳定 100 ms 后恢复布防；阈值宏可在台架实测后调整。
- ADC ISR 只锁存掉电、预留 FRAM、置编码器紧急保存请求和挂起 PendSV，不访问 FRAM、不打印、不停机。
- 紧急请求使用序列号与提交快照绑定；若新的掉电请求发生在一次提交快照之后，本次提交不会错误清除更新的请求。
- FRAM 预留不中断已经开始的事务，后续普通事务返回 BUSY；紧急编码器提交取得临时所有者身份。
- SysTick 在主循环阻塞时可重新挂起 PendSV，但一次紧急请求总尝试次数最多3次；瞬时低压恢复稳定后释放预留、恢复普通FRAM写并重新布防。
- 回零或人工位置修正重新建立可信位置后，SysTick发现尚未布防会自动调用布防入口；布防函数自身再次检查可信位置，编码器模块不反向依赖电源模块。
- ADC OVR、DMA停止和启动失败分别使用独立共享故障码；主循环最多局部恢复3次，恢复成功不清故障码，失败后保持安全禁止且不重启CPU2。
- 电压恢复稳定后恢复普通FRAM写；只有新的顶层正式命令在确认ADC/DMA健康且电压不低于22 V后，才清除电源锁存并开放电机。
- 紧急保存总尝试次数最多3次，不再无限重投。

17.6 共享故障码、显示和诊断

- DEVICE_PROTOCOL_VERSION由29提升到30，CPU2和CPU3同步新增23类整机供电与电源监控故障。
- 新增 23-1 24 V欠压、23-2 ADC溢出、23-3 DMA停止、23-4监控启动失败、23-5连续3次恢复失败、23-6掉电位置保存失败。
- 同一事件对外故障只按 23-6 > 23-5 > 23-1 > 23-2 / 23-3 > 23-4升级；独立保存首次原因和ADC/DMA恢复原因，避免最高优先级故障覆盖恢复诊断。
- CPU2日志名称、原因和自动恢复排除表同步覆盖6个故障码；CPU3同步枚举和OLED中文显示，新增文字已核对现有字库。
- PWR?保留监控状态、首次故障、当前故障、恢复原因和尝试次数，不再维护重复的“恢复结果”状态。

18. 第一轮实际修改文件和兼容性

本轮实际修改：

- LTD_MAIN_CPU2/BSP/Peripherals/src/AS5145.c
- LTD_MAIN_CPU2/BSP/Peripherals/inc/AS5145.h
- LTD_MAIN_CPU2/Services/Encoder/encoder.c
- LTD_MAIN_CPU2/Services/Encoder/encoder.h
- LTD_MAIN_CPU2/BSP/Peripherals/src/mb85rs2m.c
- LTD_MAIN_CPU2/BSP/Peripherals/inc/mb85rs2m.h
- LTD_MAIN_CPU2/Core/Src/stm32f4xx_it.c
- LTD_MAIN_CPU2/Services/ParamStorage/system_parameter.c
- LTD_MAIN_CPU2/Application/Src/fault_manager.c
- LTD_MAIN_CPU2/Application/Inc/fault_manager.h

- LTD_MAIN_CPU2/Application/Src/measure.c
- LTD_MAIN_CPU2/Application/Src/app_main.c
- LTD_MAIN_CPU2/Application/Src/fault_recovery.c
- LTD_MAIN_CPU2/Application/Src/serial_command.c
- LTD_MAIN_CPU2/Services/MotorControl/motor_ctrl_driver_param.c
- LTD_MAIN_CPU2/Services/MotorControl/motor_ctrl_motion_api.c
- LTD_MAIN_CPU2/Services/MotorControl/motor_ctrl_position_model.c
- LTD_MAIN_CPU2/Services/ParamStorage/system_parameter.h
- LTD_MAIN_CPU2/Services/Utilities/error_log.c
- LTD_MAIN_CPU2/Services/power_monitor.c
- LTD_MAIN_CPU2/Services/power_monitor.h
- LTD_MAIN_CPU2/Core/Src/ad.c
- LTD_MAIN_CPU2/Core/Inc/stm32f4xx_it.h
- LTD_MAIN_CPU2/LTD_MAIN_CPU2.ioc
- LTD_DISPLAY_CPU3/Application/system_param/system_parameter.h
- LTD_DISPLAY_CPU3/Application/display/display.c

兼容性边界：

- 共享寄存器地址、字段宽度和命令码未改变；新增6个共享故障码，`DEVICE_PROTOCOL_VERSION`从29提升到30，协议29及更早程序不得与协议30混用。
- 编码器 FRAM 记录升级到V3，但保留V2/V1读取和单有效槽安全迁移，不要求清设备参数；`DEVICE_PARAM_VERSION`仍为3。
- 本轮未升 CPU2/CPU3 应用版本，未改变原有暂存区，未提交或推送。进入发布阶段时必须根据最终提交范围统一升版并补齐版本资料。

19. 验证方案

19.1 静态和主机级验证

- 检查SPI5/TIM1 ISR调用图，确认不存在`printf`、`ErrorLog_*`、FRAM和停机；
- 检查所有生产FRAM调用者，确认只有唯一所有者操作SPI4和CS；
- 单元测试A/B槽有效组合、CRC错误、提交标记错误和代际回绕；
- 单元测试连续1、2、3帧异常和好坏交替；
- 单元测试锁存后正常帧不清错；
- 单元测试业务重试不清除异步编码器故障；
- 单元测试HAL_BUSY/TIMEOUT/ERROR不推进保存代际；
- 检查参数失败路径不打印“成功”。

19.2 阻塞主循环验证

人为让主循环进入长时间测量或阻塞业务，验证：

- 编码器帧仍持续处理；
- RAM累计值连续；
- FRAM提交仍按上限完成；
- CPU2/CPU3板间通信不被编码器持久化长期压制；
- PendSV各任务最大等待时间满足预算；
- 环形邮箱无持续溢出；
- 编码器故障第3帧锁存并对CPU3稳定可见。

19.3 FRAM并发和故障注入

- 电机持续运动时保存零点电容；
- 编码器高变化率与参数A/B保存并发；
- 对WREN、命令、地址、数据和读回阶段分别注入BUSY／超时／错误；
- 验证任一失败出口CS为高；
- 验证失败不推进last_committed_count；
- 验证参数A失败、B成功及反向组合；
- 验证总线恢复后脏快照会重新保存。

19.4 上电恢复

- A/B都有效且代际不同；
- A有效、B无效；
- A无效、B有效；
- A/B都无效；
- 最新槽CRC损坏；
- 最新槽提交标记未写；
- generation回绕；
- 断电期间机构不动；
- 断电期间机构移动小于半圈；
- 断电期间机构移动超过半圈或多圈。

后两类测试用于证明单圈编码器的恢复边界，不能把偶然恢复成功当成可保证能力。

19.5 掉电矩阵

在以下时间点切断电源：

- 写目标槽头之前；
- 写业务数据期间；
- 写CRC之前和之后；
- 读回验证期间；
- 写提交标记之前和之后；
- 提交完成但RAM完成标志尚未更新时；
- 参数保存和编码器保存竞争时；
- 电机不同速度和方向运动时。
- 24 V 缓慢下降、快速切断和短时跌落恢复时；
- 普通参数 FRAM 事务已经开始、刚释放和准备开始时；
- ADC 触发后主循环持续阻塞时。

每个切点上电后都应：

- 至少保留一个已提交、CRC有效的编码器槽；
- 选择正确最新代；
- 不加载半写记录；
- 恢复误差不超过已定义上限；
- 超出可观测边界时进入明确故障或回零流程。

19.6 CPU3可见性

- 第1、2帧异常时CPU3不收到正式锁存故障；
- 第3帧异常后CPU3读取到一致的STATE_ERROR、错误码和回零状态；
- 下一帧正常不清除；
- 恢复流程完成前重复轮询结果稳定；
- 停机函数超时或失败时CPU3仍已看到故障快照；
- CPU2持续编码器异常期间CPU3通信保持可用。

20. 通过标准

全部满足以下条件才可关闭：

1. SPI5/DMA中断只锁存和投递，不打印、不写FRAM、不停机；
2. 主循环长期阻塞时编码器处理和持久化仍能运行；
3. 正常编码器帧不能直接访问SPI4 FRAM；
4. SPI4和FRAM CS只有一个所有者；
5. 连续第3帧异常才正式锁存；
6. 锁存故障不能被单个正常帧或业务内部重试清除；
7. CPU3能读取一致、稳定的故障快照；
8. 参数保存与编码器运动并发时不再随机出现A/B校验失败；
9. 编码器写失败不推进已保存标志；
10. 上电能选择最新有效编码器记录；
11. 任意单次写入中断时至少保留上一份有效记录；
12. 受控关机能在停稳后完成最终保存和读回；
13. 突然掉电的最大恢复误差经过实测并满足产品要求；
14. 如声明最后一采样点零丢失，必须同时具备提前掉电检测和保持时间证据；
15. 如断电期间机构可能多圈移动，必须通过制动、保持计数、多圈编码器或强制回零解决，不能仅靠软件推算。
16. 24 V 低压 ISR 不访问 FRAM、不打印，主循环阻塞时 SysTick 能在一次请求最多3次的边界内重投紧急提交。
17. 掉电预留后新普通 FRAM 事务不能抢在编码器紧急提交之前，瞬时低压恢复后能够重新布防。

21. 后续工作清单

以下工作不属于本轮第一阶段，必须继续保留，不能因 CPU2 构建通过而关闭：

21.1 必须完成的台架验证

1. 注入连续 1、2、3 帧 parity、OCF、COF、全 0、全 0xFF 和 SPI/DMA 错误，验证第 3 帧锁存且下一正常帧不清错。
2. 在水位粗找、精找、回零内部重试时检查锁存故障不被 `fault_info_init()` 清除；重新发起顶层正式命令后重新开始三帧确认。
3. 电机持续运动时并发保存零点电容，重复验证参数 A/B 不再出现随机事务破坏。
4. 分别注入 FRAM BUSY、TIMEOUT、HAL_ERROR、读回不一致和 CRC 错误，确认 CS 释放、未推进保存代际和参数双槽失败口径。
5. 验证旧 V1/V2 A/B 各种有效组合到 V3 的迁移，并在写记录、读回、提交标记和掉电回执各阶段随机断电。
6. 实测最大速度下的 PendSV 延迟、邮箱峰值、FRAM 最坏提交时间和最大未保存计数，确认 256 计数阈值下仍无队列积压。

- 7. 长时间阻塞测量期间同时压测编码器、CPU2／CPU3板间通信、HART、AO和参数保存，确认不存在PendSV 饥饿或 CPU3通信中断。
- 8. 验证 A/B 都无效时普通测量和普通运动被拦截，只有明确回零命令能够重新建立位置。

21.2 掉电硬件闭环

- 1. 实测正常 24 V 最低范围、24V-TEST分压误差、ADC 响应时间和噪声裕量，冻结 20 V 暂定阈值或给出新的阈值。
- 2. 测量从 ADC 看门狗触发到 3.3 V、CPU2 和 FRAM 失效的最短时间。
- 3. 测量已有普通 FRAM 事务完成、PendSV 首次进入、V3 完整提交、提交标记验证和掉电回执提交的最坏时间。
- 4. 测量保持域实际电流，并按 $C \geq I \times t / \Delta V$ 计算保持电容或后备电源，计入温度、ESR、容差、老化和 DC／DC 掉压。
- 5. 明确 CPU2、FRAM、AS5145及必要检测电路的保持供电域，隔离电机、显示和通信收发器等大负载。
- 6. 完成 20 V 阈值两侧、不同运动方向／速度、瞬时跌落恢复和随机 FRAM 写入阶段的断电矩阵。
- 7. 若实测保持时间不足，依次评估提高 24 V 阈值、外部 PGOOD／比较器、缩短紧急提交路径或增加保持电容；不能只增加软件延时。
- 8. 若要声明最后采样点零丢失，必须提供触发、提交完成和供电失效三者的波形证据。

21.3 软件第二阶段

- 1. 把当前“统一硬件入口+非等待互斥”升级为可排队、可合并、分阶段推进并具公平预算的 FRAM 服务状态机。
- 2. 将仍依赖主循环的 Modbus 参数延后保存拆成无打印事务执行和线程态日志发布，避免主循环长期阻塞造成保存延迟。
- 3. 增加编码器邮箱、连续异常、恢复正常帧、FRAM忙／超时、提交成功／失败和最大等待时间的诊断快照及线程态延后日志。
- 4. 冻结连续正常恢复帧数量和正式恢复流程；当前实现只允许新的顶层正式过程解除锁存，不因通信自行恢复。
- 5. 如后续需要12 V诊断，再增加 12V-TEST 周期采样、阈值、诊断输出和独立故障口径；本轮未实现。
- 6. 评估是否激活预留错误码 ENCODER_POWERON_CHANGE，并同步 CPU3显示、故障码资料和共享协议影响。
- 7. 如需跨寄存器原子快照序列号，再同步修改 CPU2／CPU3共享布局并再次评估 DEVICE_PROTOCOL_VERSION。
- 8. 进入发布阶段后统一处理固件升版、CHANGELOG、版本改动与测试方案、暂存、提交和推送。

22. 源码和关联资料索引

证据主题	当前证据位置
SPI5事件邮箱、三帧锁存、正常帧不清错	LTD_MAIN_CPU2/BSP/Peripherals/src/AS5145.c:220-300
SPI5 DMA完成／错误回调只投递原始事件	LTD_MAIN_CPU2/BSP/Peripherals/src/AS5145.c:342-359
编码器V3非活动槽提交、读回和最后提交标记	LTD_MAIN_CPU2/Services/Encoder/encoder.c
编码器上电V3选择、V2/V1迁移和双槽无效处	LTD_MAIN_CPU2/Services/Encoder/encoder.c

证据主题	当前证据位置
理	
256计数运行期阈值和RAM更新	LTD_MAIN_CPU2/Services/Encoder/encoder.c
SPI4 FRAM有限超时、统一状态、互斥和CS清理	LTD_MAIN_CPU2/BSP/Peripherals/src/mb85rs2m.c:7-190
参数单槽三次写入／读回及降级修复	LTD_MAIN_CPU2/Services/ParamStorage/system_parameter.c:1362-1509
参数Modbus延后保存仍依赖主循环	LTD_MAIN_CPU2/Services/ParamStorage/system_parameter.c:1528-1558、LTD_MAIN_CPU2/Application/Src/app_main.c:39-52
零点电容更新RAM并调用无返回保存接口	LTD_MAIN_CPU2/Application/Src/measure_waterLevel.c:683-699
CHECK_ERROR()在返回值正常后继续检查全局错误	LTD_MAIN_CPU2/Application/Inc/fault_manager.h:122-140、LTD_MAIN_CPU2/Application/Src/measure_zero.c:241-242
原子发布故障快照并在同步出口先发布后停机	LTD_MAIN_CPU2/Application/Src/fault_manager.c:19-44,258-290
fault_info_init()保护编码器锁存	LTD_MAIN_CPU2/Application/Src/fault_manager.c:353-366
顶层正式过程唯一清编码器锁存入口	LTD_MAIN_CPU2/Application/Src/measure.c:130-140
PendSV优先级和编码器延后处理入口	LTD_MAIN_CPU2/Core/Src/stm32f4xx_hal_msp.c:63-76、LTD_MAIN_CPU2/Core/Src/stm32f4xx_it.c:328-339
24 V 连续采样、模拟看门狗和 ADC 中断配置	LTD_MAIN_CPU2/Core/Src/adc.c、LTD_MAIN_CPU2/Core/Src/stm32f4xx_it.c
掉电锁存、ADC/DMA局部恢复、自动布防和稳定恢复	LTD_MAIN_CPU2/Services/power_monitor.c
FRAM掉电预留、普通事务门控和紧急所有者	LTD_MAIN_CPU2/BSP/Peripherals/src/mb85rs2m.c
编码器紧急请求序列、V3提交、掉电回执和上电失败判定	LTD_MAIN_CPU2/Services/Encoder/encoder.c
SPI5回调写FRAM风险已列为P1未闭环项	docs/03_问题分析与整改/未处理/2026-07-21_CPU3外部RS485假死及CPU2与CPU3通信中断风险整改方案.md:528-530
CPU2通用FRAM无结果、无边界和无限等待总账	docs/03_问题分析与整改/未处理/2026-07-23_CUBE全量问题核对清单与整改跟踪.md:2147-2221