

CPU3外部RS485假死及CPU2与CPU3通信中断风险分析与整改方案

更新时间：2026-07-21

当前状态：已通过 COM3 实机复现并由 ST-Link 定位确定性中断活锁；代码整改、主机契约和CPU2/CPU3 clean-first构建已通过，P0，待当前工作区固件实机回归

当前源码基线：MAIN / fa9a8643bd3ad0e9c5ef75e3487952e4e2c8afc6

当前版本基线：CPU2 V1.30.0.0，CPU3 V1.29.0.0，CPU2/CPU3 共享协议 25

实机取证边界：被测设备运行日志显示 CPU2/CPU3 共享协议为 24，运行地址与 LTD_DISPLAY_CPU3/Debug/LTD_DISPLAY_CPU3.e1f（2026-07-18）匹配；本次没有采集到设备启动版本行，不能把实机固件直接写成当前源码基线。协议 25 的 HEAD 基线仍包含相同缺陷；当前工作区已经修复，但尚未下载到设备完成台架验收。

1. 一页结论

用户通过 COM3 持续发送数据，已稳定复现以下整机现象：

- 屏幕停止刷新，按键不能控制；
- 停止发送及断开 COM3 后不能自动恢复；
- COM1、COM2 同时失去通信能力；
- 调试串口 COM12 停止打印；
- CPU3 电源正常，NRESET 无动作，设备不重启。

ST-Link 以 Hot Plug 方式接入，未下载、未复位、未修改 Flash。第二次复现后连续 12 次随机暂停，12 次全部落在 USART3_IRQHandler()、uart_idle_rx_dma_ready() 或 HAL_UART_IRQHandler() 中。寄存器同时显示：

- COM3 普通模式 DMA 已收满并停止：DMA1_Stream1 NDTR=0、EN=0；
- USART3_SR=0x000001F8，其中 ORE、IDLE、RXNE 同时置位；
- USART3_CR1=0x0000201C，IDLEIE=1，IDLE 中断仍开启；
- USART3_CR3=0x00000000，DMAR=0、EIE=0，DMA接收和错误中断已关闭；
- SCB->ICSR=0x00000837，活动异常号为 55，即 USART3；
- CFSR=0、HFSR=0，没有 HardFault、BusFault 或 UsageFault。

根因已经从“高可信推断”升级为“实机确认”：

- COM3连续流量填满512字节普通DMA
- HAL关闭DMAR、PEIE和EIE，但工程没有用户态RxCplt回调
 - 自定义IDLEIE仍保持开启
 - 后续字节触发RXNE、ORE和IDLE
 - 自定义IRQ前置分类发现ORE后提前返回，不清IDLE
 - HAL因EIE/RXNEIE/PEIE均关闭，也不处理本次错误
 - IDLE触发源始终未清，CPU无限重入USART3_IRQHandler
 - 主循环、OLED、按键、COM1/COM2、CPU2调度和COM12日志全部停摆
 - 更高优先级TIM4仍无条件喂IWDG，设备长期不复位

这不是 MCU 内核硬死，也不是 HardFault，而是确定性的 USART3 中断活锁。此前静态分析发现的“错误回调中立即重启 DMA 可能形成恢复风暴”仍是需要整改的次生风险，但不是本次实机假死的直接路径。

当前工作区已完成以下整改：

- 1. **P0 消除活锁**：COM1/COM2/COM3和板间UART5均补齐DMA收满接管；UART错误出口先关闭IDLEIE、执行SR→DR清除、停止DMA并丢弃候选帧；DMA启动成功后才重新开启IDLEIE。
- 2. **P1 最小隔离和自恢复**：ISR只隔离端口和投递事件，主循环按四个端口独立执行100 ms退避恢复；外部COM口异常即时日志按端口至少间隔1秒，5秒摘要输出收满及恢复计数。
- 3. **P1 看门狗兜底**：CPU3的TIM4只有观察到App_MainLoop()健康代际推进才喂IWDG，原USART3中断活锁将不再被TIM4永久掩盖。
- 4. **同类问题扫描和CPU2最小修复**：CPU2三处512字节接收长度改为16位；普通DMA接收统一按“DMA成功后开IDLEIE”恢复；增加收满/错误回调；ISR打印直接丢弃，线程打印最长等待10 ms；TIM4抢占其它ISR时不喂狗。
- 5. **暂缓的架构项**：尚未实现100/500/1000 ms多级退避、循环/双缓冲DMA和统一t3.5帧边界；CPU2业务解析仍有部分在ISR内执行。

本轮已修改CPU2/CPU3固件源码和本机静态契约，但未升级版本、未暂存、未提交，也未完成整改后台架验收。

2. 实机复现和在线取证

2.1 复现现象

检查项	实机结果	结论
COM3持续发送后屏幕和按键	停止响应	整机前台任务失去调度，不是单纯COM3协议失败。
停止发送后等待	不恢复	不是仅在流量持续期间的短时抢占。
断开COM3后等待	不恢复	中断触发状态已被锁存，外部流量解除不能自动清除。
COM1、COM2合法通信	同时不可用	单端口异常已经扩散为CPU3整机调度故障。
COM12调试打印	停止	主循环日志服务不再推进。
电源和复位	电源正常，无复位	排除已观察窗口内的供电跌落和外部复位。

本次用户未补录COM3发包工具、波特率、校验、单次写入长度和精确字节间隔，最终回归前仍需把这些条件固定为可重复脚本或配置。

2.2 Hot Plug 连接边界

- 调试器：ST-Link，序列号 35FF72064143363522181757；
- 连接方式：SWD，Hot Plug，4 MHz；
- 目标识别：STM32F42xxx/F43xxx，设备ID 0x419；
- 目标电压：约 3.23 V；
- 未执行下载、擦除、复位和Flash修改；
- COM12使用CH340，按115200/8N1保存原始字节流。

第一次读取USART3连续寄存器块时包含SR→DR读取。STM32F4会据此清除ORE/FE/NE/PE/IDLE，设备随后恢复打印和前台运行。这次带副作用的读取进一步证明故障与USART3状态标志有关，但不作为最终无干扰寄存器快照。

第二次复现后，只单独读取SR、CR1、CR2、CR3和DMA寄存器，避免读取DR清除现场；随后进行12次Hot Plug暂停采样。

2.3 寄存器证据

对象	捕获值	解码
SCB->ICSR	0x00000837	VECTACTIVE=55，CPU当前处于USART3中断； RETTOBASE=1。
NVIC活动位	第二组寄存器bit7置位	IRQ39，即USART3处于活动状态。
USART3->SR	0x000001F8	ORE=1、IDLE=1、RXNE=1，同时还有发送空闲相关状态。
USART3->CR1	0x0000201C	UART使能、收发使能，IDLEIE=1；RXNEIE=0、PEIE=0。
USART3->CR2	0x00000000	无额外中断源参与本次活锁。
USART3->CR3	0x00000000	DMAR=0、EIE=0。
DMA1_Stream1->CR	0x08000406	EN=0，COM3接收DMA已经停止。
DMA1_Stream1->NDTR	0x00000000	512字节接收计数已耗尽。
SCB->CFSR	0x00000000	无可配置Fault。
SCB->HFSR	0x00000000	无HardFault。

2.4 PC采样证据

12次暂停全部位于同一USART3中断调用链：

位置	命中情况	代表地址/源码
USART3_IRQHandler()	命中	0x08020DE6、0x08020DEE、0x08020E04
uart_idle_rx_dma_ready()	命中	0x08020A3C、0x08020A42，stm32f4xx_it.c:199
CPU3_UartClassifyRxIrq()	命中	0x0802074A，uart_idle_frame_gate.h:21
HAL_UART_IRQHandler()	多次命中	0x08025AB4~0x08025FD0，HAL UART中断处理入口及尾部

没有一次暂停落在主循环、OLED、按键、CPU2通信或普通日志任务中。结合活动异常号55，可判定CPU持续重复进入USART3 IRQ，而不是主循环中的某个阻塞函数。

2.5 COM12停止前最后状态

COM12最后一组5秒汇总显示：

项目	最后记录
COM3协议	DSM
COM3接收	187988
COM3发送完成/受理	187388/187388
COM3处理失败	542，最近为CRC校验失败
COM3 UART异常累计	473

项目	最后记录
CPU2链路	可用，最后成功计数仍在增加
运行协议	CPU2 24 / CPU3 24

随后日志停止。原始串口捕获保存在本机`outputs/cpu3_com3_stlink_live/COM12_20260721_133253.bin`，该目录按仓库规则不纳入Git；本节已经固化可复核的关键值。

3. 确定性根因

3.1 DMA普通模式收满后留下IDLE中断

COM3接收DMA配置为DMA_NORMAL，缓冲区为512字节。HAL的UART_DMAReceiveCplt()在普通模式收满后会：

1. 将RxXferCount置零；
2. 关闭PEIE和EIE；
3. 关闭DMAR；
4. 将UART接收状态置为READY；
5. 调用用户HAL_UART_RxCpltCallback()。

当前工程没有实现用户态HAL_UART_RxCpltCallback()。工程使用自定义HAL_UART_Receive_DMA()+IDLEIE，不是HAL的ReceiveToidle模式，所以HAL完成回调不会替工程关闭自定义开启的IDLEIE。最终形成：

DMA已停止、错误中断已关闭、IDLE中断仍开启、没有用户恢复入口

3.2 错误优先分类与HAL状态形成死锁组合

USART3 IRQ先调用uart_idle_rx_dma_ready()，再调用HAL_UART_IRQHandler()。

前置函数读取一次SR。如果PE/FE/NE/ORE任一置位，CPU3_UartClassifyRxIrq()返回ERROR，uart_idle_rx_dma_ready()在第199行直接返回。该路径没有清除IDLE，也没有关闭IDLEIE。

随后HAL读取同一组错误标志，但HAL只有在以下任一中断源开启时才进入错误处理：

- CR3.EIE=1；
- CR1.RXNEIE=1；
- CR1.PEIE=1。

实机快照中三者均为0，因此HAL既不会清错误，也不会调用用户错误回调。IRQ返回时，IDLEIE=1且IDLE=1仍成立，NVIC立刻再次进入USART3 IRQ。

本问题违反了UART ISR的基本不变量：

中断函数返回前，所有已使能且已挂起的触发源必须已经被清除，或者对应中断必须被关闭并投递到受控恢复路径。

3.3 看门狗为什么没有复位

USART3和DMA1 Stream1中断优先级为1；TIM4中断优先级为0，高于USART3。TIM4每次中断都直接执行HAL_IWDG_Refresh()，不检查主循环是否推进。

因此USART3即使占满除TIM4以外的CPU时间，TIM4仍可抢占并刷新IWDG。设备表现为屏幕、按键、通信和日志全部停止，但永不自动复位。

3.4 已确认根因与次生风险分层

风险	当前证据	状态
DMA收满后IDLE+ORE无法清除导致USART3中断活锁	实机寄存器、12/12 PC采样、带副作用SR→DR读取后恢复	已确认直接根因/P0
TIM4独立于主循环无条件喂狗	当前源码和实机无复位现象	已确认放大因素/P0
错误回调中立即停DMA并重启，持续错误下可能形成恢复风暴	当前源码静态证据	已确认代码风险，尚未单独量化/P1
单个端口异常影响COM1/COM2、OLED、按键、CPU2和日志	实机现象	已确认系统影响/P0
A-B短接产生的具体错误类型、电流和收发器行为	用户先前现场描述；本轮在线取证为COM3发包复现	待独立硬件故障注入

4. 整改目标与设计不变量

4.1 整改目标

- 任一COM口DMA收满、UART错误或持续异常流量时，不得形成中断活锁。
- 单端口异常只能隔离该端口，OLED、按键、CPU2和其它COM口继续运行。
- ISR执行时间有界，只锁存事件、关闭/清除必要触发源并释放DE。
- 主循环按端口独立、限频、可退避地恢复DMA接收。
- DMA收满数据视为溢出垃圾，不进入协议解析和业务控制。
- IWDG能识别主循环长期不推进，且正常端口隔离不会造成复位循环。
- 异常解除后端口自动恢复，无需断电。

4.2 必须保持的不变量

编号	不变量
I01	UART IRQ退出时不存在“中断源已使能且触发标志未清除”的组合。
I02	NDTR=0或DMA停止后，必须由RxCplt/overflow事件接管；不能等待永远不会到来的下一次正常IDLE帧。
I03	发生ORE/FE/NE/PE后，本次候选帧整体丢弃，不允许部分数据进入协议层。
I04	ISR不得printf、循环恢复、忙等或反复调用DMA初始化。
I05	每个端口拥有独立事件、计数、退避和恢复时刻，禁止跨端口共用恢复标志。
I06	只有DMA启动成功后才能重新开启IDLEIE；启动失败期间保持端口隔离。
I07	TIM4只有观察到主循环健康代际推进时才允许刷新IWDG。

5. 已实施：P0消除确定性活锁

当前工作区已按本节原则完成最小实现；实机是否完全关闭故障链仍以第10节台架用例为准。

5.1 补齐四路UART DMA收满回调

已实现用户态`HAL_UART_RxCpltCallback()`，处理USART6、USART2、USART3和板间UART5：

1. 识别端口；
2. 记录累计收满次数并投递独立恢复事件；
3. 关闭该端口IDLEIE，避免DMA已停止后残留IDLE中断；
4. 清空`rx_ready`和接收长度，不发布512/256字节垃圾块；
5. 释放485 DE，保持接收方向；
6. 设置`recovery_pending`并返回；
7. 不在DMA中断回调中立即重启DMA，不打印日志。

该回调的直接目标是保证DMA普通模式收满后存在明确的软件接管点，不再落入“DMAR关闭但IDLEIE保持开启”的悬空状态。

5.2 修正UART IRQ错误出口

已在UART IRQ前置处理错误，使其按同一份SR快照执行：

1. 先识别`PE/FE/NE/ORE`；
2. 若存在错误，按STM32F4要求执行一次受控的`SR→DR`清除序列；
3. 关闭IDLEIE和相关接收中断源；
4. 锁存错误位和恢复事件；
5. 丢弃当前候选帧；
6. 不再让HAL在同一IRQ中重复处理已消费的错误事件；
7. 返回前验证不存在仍开启的挂起触发源。

读取DR会丢弃一个错误字节，这是正确行为：发生ORE等错误后帧完整性已经不存在，整帧必须丢弃，不能为了保留该字节继续解析。

禁止保留当前这种行为：

发现ERROR → 直接return → IDLEIE仍开、IDLE仍置位

5.3 明确DMA启动与IDLEIE开启顺序

当前统一恢复函数遵循固定顺序：

释放DE并进入接收方向

- 关闭IDLEIE/PEIE/EIE
- 停止并归一化HAL UART/DMA状态
- 清SR/DR残留标志
- 清`rx_ready`和接收长度
- 尝试一次`HAL_UART_Receive_DMA`
- HAL_OK后才开启IDLEIE
- HAL失败则保持IDLEIE关闭并进入退避

这样可以避免“DMA未运行但IDLE中断已打开”的非法中间状态。

5.4 P0最小验收

静态契约和增量构建已经通过；以下项目仍必须使用当前工作区固件完成实机验收：

- COM3无间隔发送超过512字节，不再卡入USART3 IRQ；
- COM1/COM2无间隔发送超过256字节，不再出现同类活锁；
- DMA收满计数增加，本次数据不进入协议处理；
- 停止异常流量后端口可由主循环恢复；
- OLED、按键、COM12和CPU2继续运行。

6. 已实施最小P1与后续增强边界

当前实现采用每端口独立恢复标志、独立到期时刻和固定100 ms重试，并将异常即时日志限制为同端口至少1秒一次。下述ACTIVE/BACKOFF/RESTART_PENDING完整状态机、错误窗口和100/500/1000 ms多级退避属于后续增强设计，尚未落地，不得写入本轮已完成口径。

6.1 每端口独立状态

每个端口至少维护：

- `uart_error_pending`：ISR锁存的错误位；
- `rx_overflow_pending`：DMA收满事件；
- `recovery_pending`：需要主循环恢复；
- `recovery_due_tick`：下次允许恢复时间；
- `error_window_start`、`error_window_count`：错误风暴窗口；
- `backoff_level`：退避等级；
- `rx_overflow_count`、`recovery_count`、`quarantine_count`：诊断计数；
- `last_valid_frame_tick`：最近合法帧时间。

建议状态：

状态	含义	允许动作
ACTIVE	DMA和IDLE接收正常	发布合法候选帧。
FRAME_READY	一帧等待主循环处理	不覆盖当前缓冲区。
BACKOFF	持续错误或溢出后隔离	IDLEIE和接收关闭，不解析、不回包。
RESTART_PENDING	退避到期	主循环只尝试一次DMA启动。

6.2 ISR边界

外部UART ISR和错误回调只允许：

- 读取并锁存错误位；
- 清除或关闭当前中断触发源；
- 发送冲突时立即释放DE；
- 清理必要的端口忙标志；
- 投递恢复事件。

禁止在ISR中：

- 立即反复停止、清理、重启DMA；
- 调用`printf`或会直接输出的`ErrorLog_*`；
- 执行协议解析；
- 改变整机业务状态；
- 在一次中断中循环重试。

6.3 主循环退避恢复

主循环每轮按固定预算最多处理一个端口恢复事件：

- 1. 汇总ISR错误和DMA溢出；
- 2. 达到风暴门限后进入BACKOFF；
- 3. 到期后只尝试一次DMA启动；
- 4. 启动失败时增加计数并进入下一级退避；
- 5. 至少完成一帧合法请求/响应周期后才降低退避等级；
- 6. 一个端口的恢复不能写入其它端口状态。

初始调参建议：

参数	初始值	说明
错误风暴窗口	100 ms	统计短时间连续错误。
风暴门限	8次/窗口	偶发错误仍允许快速恢复。
一级退避	100 ms	首次持续异常。
二级退避	500 ms	恢复后立即再次异常。
最大退避	1000 ms	持续攻击下每秒最多尝试一次。
恢复清零条件	一帧完整合法响应周期	DMA启动成功不等于链路恢复。

这些数值是台架初值，不是已确认产品参数，需结合三种协议和最低波特率验证后固化。

6.4 限频日志

- ISR只累计计数，不打印；
- 同一端口异常最多每秒输出一条汇总；
- 汇总包含新增ORE/FE/NE/PE/DMA/overflow/recovery/quarantine；
- 恢复尝试使用ErrorLog_Retry，恢复成功使用ErrorLog_Recover，持续隔离使用ErrorLog_Warn；
- 日志发送队列满不能影响端口恢复状态机。

7. 已实施：CPU3主循环健康票据和IWDG

7.1 健康代际

App_MainLoop()完成一轮关键调度后递增健康代际。当前健康条件包括：

- 主循环完成一轮；
- OLED任务入口得到调度；
- 外部COM恢复任务返回；
- CPU2通信任务能够返回主循环。

TIM4已改为只在观察到健康代际相较上次刷新有推进时调用HAL_IWDG_Refresh()。如果主循环不再推进，TIM4停止喂狗，由IWDG执行复位。当前IWDG配置为预分频32、重装值4095，名义超时约4秒，仍需实机验证时钟偏差和最长合法业务路径。

7.2 避免持续流量造成复位循环

IWDG不是端口流量控制器。必须先完成P0 DMA收满接管和P1端口隔离，使异常流量在启动后迅速进入BACKOFF；IWDG只兜底未覆盖的死锁。

复位后应保留或输出复位原因。若上电后同一端口立即再次异常，应隔离端口继续维持屏幕、按键和CPU2通信，不能形成启动—假死—复位循环。

8. 后续阶段：P2规范化RTU接收

P0/P1闭环后，再结合《2026-07-10_Modbus_RTU帧间隔与字节间超时问题分析及整改方案》统一外部协议接收架构：

- 1. 使用循环DMA或双缓冲持续接收；
- 2. IDLE只记录候选帧尾和DMA写位置；
- 3. 主循环按端口波特率确认t3.5静默后发布完整帧；
- 4. 超过协议最大帧长立即进入丢弃状态；
- 5. 丢弃持续到下一次有效t3.5，再重新同步；
- 6. 进入具体协议前统一校验地址、长度、功能码形状和CRC；
- 7. 上位机执行“发送请求—释放总线—等待响应或超时—再发送下一帧”的半双工时序。

本阶段会影响DSM、Wärtsilä、SI、LTD和协议切换，不应与P0活锁修复绑成一个大改动。

9. 当前实际改动范围

分类	文件	当前实际改动
CPU3 中断	LTD_DISPLAY_CPU3/Core/Src/stm32f4xx_it.c	错误优先消费、SR→DR清除、IDLEIE隔离、IDLE帧停DMA后关闭IDLEIE、TIM4健康代际喂狗。
CPU3 恢复	LTD_DISPLAY_CPU3/Application/app_main.c、app_main.h	四端口收满/错误事件、100ms主循环恢复、恢复计数、1秒事件日

分类	文件	当前实际改动
		志限频和5秒摘要。
CPU3 初始化	LTD_DISPLAY_CPU3/Core/Src/usart.c	DMA启动成功后才开启IDLEIE。
CPU3 参数重配	LTD_DISPLAY_CPU3/Application/system_param/cpu3_comm_display_params.c/.h	三路UART重初始化返回成功状态并检查接收DMA启动结果。
CPU3 板间链路	LTD_DISPLAY_CPU3/Communication/internal/main_board_modbus/cpu2_communicate.c	UART5发送失败回退时只在接收DMA启动成功后开启IDLEIE。
CPU2 UART	LTD_MAIN_CPU2/Core/Inc/usart.h、Core/Src/usart.c、Core/Src/stm32f4xx_it.c	512字节长度改16位、统一接收恢复、收满/错误回调、打印有界化和TIM4中断嵌套门控。
本机 契约	tools/check_cpu3_external_freshness_contract.py、 tools/check_cpu2_uart_resilience_contract.py	固化CPU3错误优先/收满/健

分类	文件	当前实际改动
		康票据和CPU2长度/恢复/打印边界。 tools/按仓库规则不纳入Git。

本轮不改变CPU2/CPU3共享寄存器、字段、命令、参数存储结构或外部协议帧格式，因此 `DEVICE_PROTOCOL_VERSION`保持25。当前仍处于实现阶段，未升级固件版本；正式提交前属于CPU2和CPU3缺陷修复，应按最终差异处理两侧固件版本、`CHANGELOG.md`和版本改动与测试方案。

10. 验证矩阵

10.1 主机和静态测试

编号	场景	预期结果	当前证据
S01	IDLE单独置位	清IDLE并发布候选帧，不进入错误恢复。	主机分类契约通过；目标IRQ静态连接通过。
S02	ORE+IDLE+RXNE组合	清/关闭全部触发源，丢弃候选帧，只投递一次恢复事件。	主机分类契约通过；SR→DR和恢复投递静态连接通过。
S03	DMA收满回调	记录overflow，关闭IDLEIE，不发布256/512字节数据。	收满回调和丢弃路径静态连接通过。
S04	DMA停止且IDLEIE仍开启的非法组合	守卫逻辑立即关闭IDLEIE并进入恢复，不允许IRQ返回后重入。	DMA启动后才开IDLEIE的CPU2/CPU3契约通过。
S05	100 ms内连续错误	当前实现合并pending并按100 ms固定退避恢复。	固定退避已实现；多级门限未实现。
S06	退避到期但DMA启动失败	记录一次失败，保持IDLEIE关闭并再次投递100 ms恢复。	静态连接和固件构建通过。
S07	COM3错误风暴	COM1、COM2、CPU2和显示状态不被修改。	端口状态静态分离；需台架验证调度公平性。
S08	异常解除后收到合法帧	最迟在100 ms恢复尝试后重新接收并正常响应。	需台架验证。
S09	主循环健康代际停止	TIM4停止喂狗，IWDG在约4秒窗口复位。	静态连接和固件构建通过；需台架冻结验证。

2026-07-21已执行并通过：

- py -X utf8 tools\check_cpu3_external_freshness_contract.py：66877 checks passed；

- `py -X utf8 tools\check_cpu2_uart_resilience_contract.py`: 16 checks;
- `cmake --build build\LTD_DISPLAY_CPU3 --clean-first`: 61步完成, 生成 LTD_DISPLAY_CPU3_V1.29.0.0.hex;
- `cmake --build build\LTD_MAIN_CPU2 --clean-first`: 92步完成, 生成 LTD_MAIN_CPU2_V1.30.0.0.hex。

10.2 台架故障注入

编号	注入条件	预期/观察项	当前状态
B00	COM3持续发包直至DMA收满	整改前复现; 记录PC、SR、CR1、CR3、NDTR	已复现失败并定位
B01	COM3连续无间隔流量, 长度远超512字节	overflow增加, 系统不进入USART3活锁	待刷入当前工作区固件执行
B02	COM1/COM2连续无间隔流量, 长度远超256字节	与COM3同样受控丢弃和恢复	待执行
B03	错波特率、错校验、BREAK	PE/FE/NE/ORE被限频处理, 单端口隔离	待执行
B04	A-B短接, 无外部主机发送	记录电源、复位、UART状态和硬件温升	待执行
B05	A-B短接并持续发送	无中断活锁, 异常端口按100 ms恢复节拍受控处理	待执行
B06	CPU3回包时上位机继续驱动总线	DE释放, 冲突受控, 无跨端口影响	待执行
B07	COM3异常, COM1/COM2持续合法请求	OLED/按键/CPU2正常, COM1/COM2仍响应	待执行
B08	三路同时持续灌包	主循环有调度机会, 无日志风暴和复位循环	待执行
B09	异常保持30分钟后解除	100 ms恢复周期加一轮请求内自动恢复	待执行
B10	人工冻结主循环健康代际	IWDG按设计复位并记录复位原因	待执行

所有最终台架用例必须使用当前待发布CPU3固件重新执行, 不能用本次协议24设备结果替代协议25/后续版本的验收。

11. 通过标准

1. 任一单端口异常不能造成USART中断活锁, 随机暂停不得连续命中同一UART IRQ链。
2. DMA收满后必须出现overflow计数, **IDLEIE**不能在DMA停止且无接管路径时保持开启。
3. 单端口异常期间OLED持续刷新、按键可响应; 建议工程门限为最大失去响应不超过1秒, 最终以产品要求确认。
4. COM3异常不改变COM1/COM2恢复状态, 另外两路对合法请求仍能响应。
5. 外部异常不制造CPU2 **20-7**, 不清空或伪造CPU2业务快照。
6. 持续异常期间, 目标端口恢复频率受当前100 ms固定退避约束, 不形成中断活锁; 是否需要升级为多级退避由30分钟压力测试决定。
7. 异常解除后, 在100 ms恢复周期加一轮合法请求时间内自动恢复; 初始工程目标不超过1秒。
8. 日志按端口限频汇总, 不耗尽主循环或调试发送队列。
9. 人工阻止主循环推进时IWDG能够复位; 仅单端口持续异常时不依赖整机反复复位维持可用性。

10. DSM、Wärtsilä、SI、LTD和协议切换合法帧的现有ACK、响应和兼容性不回归。

12. 风险和待确认事项

12.1 实施风险

- UART错误清除采用SR→DR序列，会消费一个字节；必须确保整帧已标记丢弃，不能再解析残帧。
- 手动关闭中断源和HAL状态机必须保持一致，避免RxState、DMA句柄状态和硬件DMAR出现新的不同步。
- COM处于发送期发生错误时必须先释放DE，并正确清理pending发送，避免主机与CPU3持续对驱。
- 协议切换期间的DMA收满/错误恢复要取消或回滚pending配置，不能用旧参数重启接收。
- IWDG健康票据窗口必须覆盖正常最慢业务路径，避免长任务被误判为主循环失活。
- CPU2的TIM4目前只避免“抢占其它ISR时喂狗”，尚未接入完整主循环健康代际；线程态除有界打印外的永久阻塞仍可能被TIM4掩盖。
- CPU2的HostCommuResumeRxDMA()位于GBK源码中，仍直接调用HAL_UART_Receive_DMA()且不检查返回值；该路径不属于本次CPU3确定性活锁，但仍是板间UART5接收恢复残余风险。
- CPU2的HART、板间Modbus、重量和SPI5部分业务处理仍在ISR直接调用链中；本轮只消除了ISR阻塞打印，没有完成业务下沉。

12.2 待补证据

1. 本次COM3发包的波特率、数据位、校验、停止位、字节内容、单次写入长度和实测间隔。
2. 被测设备CPU3准确固件版本；当前只确认运行共享协议24并匹配Debug ELF符号。
3. COM1和COM2是否能用同类连续流稳定复现相同活锁。
4. A-B短接时实际产生的UART错误类型、短路电流、收发器温升和电源波形。
5. 三路TY-485及保护电路在实际硬件批次上的失效安全输出。
6. 当前100 ms固定恢复节拍是否满足DSM、Wärtsilä、SI和LTD全部正常最坏时序，以及是否需要升级为100/500/1000 ms多级退避。

当前问题状态为“代码已整改、静态与clean-first构建通过、待实机回归”。在当前工作区固件完成B01、B02、B03、B07、B08、B09和B10前，不得把问题标记为闭环。