



SALEAGLE®4 DSP 模块用户指南

1 术语/缩略词

DSP	: Digital Signal Processor	数字信号处理
FPGA	: Field Programmable Gate Array	现场可编程门阵列

2 软件版本

TD:4.2.003

3 数字信号处理 (DSP)

DSP 模块是 Anlogic 在 EG4 系列芯片上为实现数字信号处理而做的一个专用乘法模块。具有配置灵活、使用简单等优点。EAGLE 器件结合了片上资源不外部接口，这有助于提高性能、减少系统成本，以及降低数字信号处理 (DSP) 系统的功耗。EAGLE 器件本身或者作为 DSP 器件的协处理器，都可用于提高 DSP 系统的性价比。

3.1 体系结构

正文嵌入式乘法器可以配置成一个 18×18 乘法器，或者配置成两个 9×9 乘法器。每个嵌入式乘法器均由以下几个单元组成：

- 乘法器级
- 输入与输出寄存器
- 输入与输出接口




图 1 乘法器模块的体系结构

■ 输入寄存器

根据乘法器的操作模式，可以将每个乘法器输入信号连接到输入寄存器，或直接以 9bit 或 18 bit 的形式连接到内部乘法器。可以分别设置乘法器的每个输入是否使用输入寄存器。例如：将乘法器 mia 信号连接到输入寄存器，将 mib 信号直接连接到内部乘法器。

下列控制信号可用于嵌入式乘法器中的每一个输入寄存器：

- 时钟
- 时钟使能
- 同步/异步清零

同一个嵌入式乘法器中的所有输入与输出寄存器均由同一时钟信号驱动，时钟使能信号以及异步清零信号驱动可以独立配置。

■ 乘法器级

嵌入式乘法器模块的乘法器级支持 9x9 或者 18x18 乘法器，并支持这些配置之间的其它乘法器。根据乘法器的数据宽度或者操作模式，单一嵌入式乘法器能够同时执行一个或者两个乘法运算。

乘法器的每一个操作数都是一个唯一的有符号或者无符号数。signa 与 signb 信号控制乘法器的输入，并决定值是有符号的还是无符号的。如果 signa 信号为高电平，则 mia 操作数是一个有符号数值。反之，mia 操作数便是一个无符号数值。

表 1 为乘法器符号表示给出了不同符号类型的操作数的乘积结果对应的符号类型。如果任何一个操作数为有符号数，则乘积的结果为有符号数。

表 1 为乘法器符号表示

mia		mib		乘积
signa	逻辑值	Signb	逻辑值	
无符号	0	无符号	0	无符号
无符号	0	有符号	1	有符号
有符号	1	无符号	0	有符号
有符号	1	有符号	1	有符号

每一个嵌入式乘法器模块只有一个 signa 信号和一个 signb 信号，用于控制模块输入数据的符号表示。如果嵌入式乘法器有两个 9 x9 乘法器，那么这两个乘法器的 mia 输入与 mib 输入将分别共享同一个 signa 信号和同一个 signb 信号。可以在运行时动态改变 signa 和 signb 信号，以修改输入操作数的符号表示。可以通过专用的输入寄存器发送 signa 以及 signb 。不管符号表示如何，乘法器都会支持全精度。

■ 输出寄存器

根据乘法器的操作模式，可以用 18 bit 或 36 bit 的形式来使用输出寄存器对嵌入式乘法器的输出进行寄存。下面的控制信号可用于嵌入式乘法器中的每一个输出寄存器：

- 时钟
- 时钟使能
- 步/异步清零

同一个嵌入式乘法器中的所有输入与输出寄存器均由同一时钟信号驱动，时钟使能信号以及异步清零信号驱动可以独立配置。

图 2 为 EG4 系列 DSP 模块结构图，表 2 乘法器端口说明为乘法器端口说明。




图 2 EG4 系列 DSP 模块结构图

表 2 乘法器端口说明

端口名	位宽	信号方向	说明
mia	18	in	来自 PIB 的 dsp 操作数输入。具有寄存器输入模式
acin	18	in	来自前一级 dsp 的 acout 端口上的级联数据输入。具有寄存器输入模式
acout	18	out	连接到下一级 dsp 的 acin 端口上的级联数据输出
mib	18	in	来自 PIB 的 dsp 的另一操作数输入。具有寄存器输入模式
bcin	18	in	来自前一级 dsp 的 bcout 的级联数据输入。具有寄存器输入模式
bcout	18	out	连接到下一级 dsp 的 bcin 端口上的级联数据输出
cea	1	in	输入寄存器时钟使能信号。当 cea 为高电平时，输入有效
ceb	1	in	输入寄存器的时钟使能信号。当 ceb 为高电平时，输入有效
cepd	1	in	输出寄存器的时钟使能信号。当 cepd 为高电平时，输出有效
clk	1	in	clk 是 dsp 的输入时钟，共同作用于内部所有的寄存器
rsta_n	1	in	输入寄存器的复位信号。输入为低电平时，寄存器的输出为“0”
rstb_n	1	in	输入寄存器的复位信号。输入为低电平时，寄存器的输出为“0”
rstpd_n	1	in	输出寄存器的复位信号。输入为低电平时，寄存器的输出为“0”
sourcea	1	in	第一级数据选择器的控制端。当 sourcea 为高电平时，MUX 的输出是 a，当 sourcea 为低电平时，MUX 的输出是 acin
sourceb	1	in	第一级数据选择器的控制端。当 sourceb 为高电平时，MUX 的输出是 b，当 sourceb 为低电平时，MUX 的输出是 bcin
mpd	36	out	dsp 的乘积数据输出

3.2 操作模式

根据不同的应用需要，可以选择如下两种的乘法器工作模式的一种：

- 一个 18 × 18 乘法器

- 两个 9×9 独立的乘法器

通过使用 ELF2 器件的嵌入式乘法器，可以实现乘法加法器和乘法累加器功能，该功能的乘法器部分由嵌入式乘法器来实现，而加法器或者累加器功能则在逻辑单元中实现。

3.3 18 位乘法器

通过配置每一个嵌入式乘法器，来支持 10 到 18 位输入位宽的单一 18×18 乘法器。图 3 给出了配置后的嵌入式乘法器，以支持一个 18 位乘法器。

所有的 18 位乘法器输入数据与结果均被独立地发送至寄存器。乘法器输入数据可以是有符号整数、无符号整数，或者两者的组合。另外，也可以动态修改 **signa** 与 **signb** 信号，并且通过专用的输入寄存器发送这些信号。




图 3 18 位乘法器模式

3.4 9 位乘法器

通过配置每一个嵌入式乘法器，以支持最多 9 位输入位宽的两个 9×9 乘法器。图 4 给出了配置后的嵌入式乘法器，以支持两个 9 位乘法器。

所有的 9 位乘法器输入数据与结果均被独立地发送至寄存器。乘法器输入数据可以是有符号整数、无符号整数，或者两者的组合。同一嵌入式乘法器模块中的两个 9×9 乘法器共享同一个 **signa** 和 **signb** 信号。因此，用于驱动同一嵌入式乘法器的所有 **mia** 输入数据必须要有相同的符号表示。同样，用于驱动同一嵌入式乘法器的所有 **mib** 输入数据也必须要要有相同的符号表示。




图 4 9 位乘法器模式

4 模块使用举例

实际应用中，调用 DSP 模块有两种方式：实例化和 IP generate 生成方式。

4.1 软件 IP 生成方式

在 TD 软件中，用户使用 IP Generate 的方式调用 DSP 模块

（1）用户可以采用如下方式在 TD 软件中找到 DSP 模块：Tools->IP Generate->IP core ->Arithmetic->DSP, 如图 5 所示。




图 5 软件 IP 生成方式(a)

（2）用户可以根据实际情况选择需要的配置，完成 DSP IP 的生成，如图 6 所示。




图 6 软件 IP 生成方式 (b)

表 3 为 DSP 模块接口描述。表 4 为上图软件界面参数的描述,

表 3 DSP 模块接口描述

接口名	位宽	输入/输出	描述
a	2~64	in	DSP 模块 a 端的数据输入，可配置位宽；
cea	1	in	DSP 的输入寄存器时钟使能信号。当 cea 为高电平时，输入有效；
rstan	1	in	输入寄存器的复位信号。低电平有效；
b	2~64	in	DSP 模块 b 端的数据输入，可配置位宽；
ceb	1	in	输入寄存器的时钟使能信号。当 ceb 为高电平时，输入有效；
rstbn	1	in	输入寄存器的复位信号。低电平有效；
cepd	1	in	输出寄存器的时钟使能信号。当 cepd 为高电平时，输出有效；
rstpdn	1	in	输出寄存器的复位信号。低电平有效；
clk	1	in	clk 是 DSP 的输入时钟，共同作用于内部所有的寄存器；
p	4~128	out	DSP 的乘积输出，位宽由输入决定；

表 4 软件界面部分参数的描述

参数名称	参数描述	配置方式
Input Format	DSP 输入格式	Signed: 有符号, Unsigned: 无符号两种方式
Input Option	输入选项	A:2~64, B:2~64 可配置位宽 a:Registered , b:Registered c:Registered 可在输入输出加入寄存器
SR Mode	复位模式	ASYNC: 异步, SYNC: 同步
Implement	DSP 实现方式	AUTO, DSP, GATE 三种实现方式实现 DSP

4.2 实例化方式

实际使用中，DSP 模块允许用户在代码中直接例化调用，灵活且易于配置使用。常用需要配置参数，如表 5 所示。

表 5 实例化参数配置说明

参数名称	参数描述	配置方式
INPUT_WIDTH_A	输入位宽	可配置位宽：2~64；
INPUT_WIDTH_B	输入位宽	可配置位宽：2~64；
OUTPUT_WIDTH	输出位宽	位宽由输入决定；
INPUTFORMAT	输入格式	Signed, Unsigned；
INPUTREGA	输入寄存器 A	ENABLE, DISABLE；
INPUTREGB	输入寄存器 B	ENABLE, DISABLE；
OUTPUTREG	输出寄存器	ENABLE, DISABLE；
IMPLEMENT	实现方式	AUTO, DSP, GATE；
SRMODE	复位模式	ASYNC, SYNC；

实例化调用方式举例说明(以有符号、DSP9x9、输入输出带有寄存器为例)：

```
EG4_LOGIC_MULT #(
    . INPUT_WIDTH_A      (9          ),
    . INPUT_WIDTH_B      (9          ),
    . OUTPUT_WIDTH      (18          ),
    . INPUTFORMAT        ("SIGNED"   ),
    . INPUTREGA          ("ENABLE"   ),
    . INPUTREGB          ("ENABLE"   ),
    . OUTPUTREG          ("ENABLE"   ),
    . IMPLEMENT          ("DSP"       ),
    . SRMODE             ("ASYNC"    )
) INST (
    . a                  (a          ),
    . b                  ( b          ),
    . p                  ( p          ),
    . cea                (cea        ),
    . ceb                (ceb        ),
    . cepd               (cepd       ),
    . clk                (clk        ),
    . rstan              (rstan      ),
    . rstbn              (rstbn      ),
    . rstdn              (rstpdn     )
)
```

);

5 参考时序图

图 7 为根据上述例程配置的时序参考图.




图 7 时序参考图

6 参考文档

EG4_DataSheet.pdf

版本信息

日期	版本	修订记录
2018/7/23	1.00	初始版本
2018/7/25	1.10	修改格式、描述错误以及增加框图
2018/9/13	1.2	文档格式统一化
2019/8/5	1.3	文档页眉页脚更新

版权所有©2021 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。