

KONXIN



FPGA开发板使用手册

HX4S20-安路

杭州康芯电子有限公司

开发板使用注意事项：

- 1、USB口插拔时，首先关闭电源开关，轻轻插拔，并且不要频繁插拔，以免造成接口损坏！
- 2、开发板不用时，要关闭电源！
- 3、需外接设备和连线时，首先关闭电源，确保外设接插正确，再打开电源！
- 4、开发板上的裸露的金属针、孔等，不要随意用手触摸，以免静电导致芯片烧坏和污迹粘上氧化！
- 5、开发板上的器件不要随意卸装，以免装配失误导致开发板故障！
- 6、开发板发生故障、水迹、异常或无电时，请立即切断电源！
- 7、平时开发板不用时，及时收纳，以免落入灰尘，引起故障和寿命；平时准备一个吹尘器，板表面或很久没有使用时，清理灰尘！
- 8、开发板应存放于干燥地方，以免潮湿，再开机时引起故障！

目 录

一、开发板特色	4
二、开发板功能及构成	4
①FPGA	5
②四组LED发光管	6
③40芯GPIO扩展口J2	6
④HDMI接口A	8
⑤电源开关	8
⑥USB-JTAG	9
(1) 开发板供电系统	9
(2) USB-JTAG编程口	9
⑦USB转UART	10
⑧HDMI接口B	11
⑨VGA接口	12
⑩40芯GPIO扩展口J1	12
⑪数码管	13
⑫8组双色LED发光管	15
⑬SPI FLASH W25Q64	17
⑭蜂鸣器	17
⑮乒乓开关	18
⑯4组按键	18
⑰TF卡槽	19
⑱以太网接口	20
⑲50M时钟源	21
⑳固化FLASH W25Q16	22

一、开发板特色

- 1、HX4S20板核心芯片采用了安路的EG4S系列；
- 2、采用板载USB-JTAG，USB供电：5V、3.3V、2.5V、1.2V；
- 3、该板含有基础学习的资源，4按键、4开关、8个数码管、8双色LED、4个独立LED；
- 4、USB转UART、TF卡、HDMI输入输出，VGA，千兆网口、蜂鸣器；
- 5、SPI FLASH 25Q64/16；
- 6、标配了2组40芯IO扩展口，提供5V、3.3V电源，每组36个IO口（即18对差分IO），扩展接口兼容市场上大多数扩展板。

二、开发板构成及功能介绍




图2-1 开发板系统实物图

- | | |
|-----------------------------|------------------|
| ①FPGA:安路 ED4 系列 EG4S20BG256 | ⑪8 组数码管 |
| ②4 组 LED | ⑫8 组双色 LED 发光管 |
| ③40 芯 GPIO 扩展口 JP2 | ⑬SPI FLASH 25Q64 |
| ④HDMI A 口 | ⑭蜂鸣器 |
| ⑤电源开关 | ⑮6 组乒乓开关 |
| ⑥USB-JTAG | ⑯5 组按键 |
| ⑦USB-UART | ⑰TF 卡槽 (背) |
| ⑧HDMI B 口 | ⑱千兆网口 |
| ⑨VGA 接口 | ⑲50M 时钟源 |
| ⑩40 芯 GPIO 扩展口 JP1 | ⑳固化 FLASH |

以下通过图2-1实物图标识来了解这个开发平台所能实现的功能。

①、FPGA

国产FPGA安路：EG4系列:EG4S20BG256, LUTs:19600, RAM:156.8K, BRAMb:1008K, DDR/SDRAM:2M*32。新一代产品，内部资源丰富，可以很好的替代 XILINX 和 ALTERA 系列 FPGA。此型号为 BGA 封装，256 个引脚。FPGA 引脚的定义，如使用 FPGA 都是非 BGA 封装的，比如 144 引脚，208 引脚的 FPGA 芯片，他们的引脚定义是由数字组成，比如 1 到 144，1 到 208 等等，而当我们使用 BGA 封装的芯片以后，引脚名称变为由字母+数字的形式，比如 H4，J13 等等，因此我们在看原理图的时候，看到的字母+数字这种形式的，就是代表了 FPGA 的引脚。图 2.2 为核心板所用的 FPGA 芯片实物图。



图2.2 FPGA实物图

EG4S20BG256资源如下,相关技术详见相关技术手册。

表一：EG4系列资源对比

General feature	EG4S20NG88	EG4S20BG256	EG4S20CG324
Number of FFs	19,600	19,600	19,600
Number of LUTs	19,600	19,600	19,600
Number of Dis-Ram bits	156,800	156,800	156,800
Number of ERAM (9k)	64	64	64
Number of ERAM (32k)	16	16	16
Total ERAM bits	1,088k	1,088k	1,088k
Number of M18x18	29	29	29
Total Configuration SRAM (bits)	4,988,928	4,988,928	4,988,928
PLL	4	4	4
Low-skew GCLK	16	16	16
EM SDRAM	2Mx32bits	2Mx32bits	2Mx32bits
User IO Banks	8	4	4
Maximum user IOs	71	193	215

②、4组LED发光管

开发板板载了4个LED发光管, (LED1~LED4)。4个LED原理图如图 2-3所示。




图2-3 4个LED原理图

4个独立LED引脚分配:

信号名称	FPGA引脚	信号名称	FPGA引脚
LED1	A4	LED2	A3
LED3	C10	LED4	B12

③、40芯GPIO扩展口J2

开发板预留2个扩展口, 每个扩展口有40个信号。其中, 5V电源1路, 3.3V电源1路, 地2路, IO口36路 (18对差分)。IO口连接到FPGA引脚上, 电平为3.3V。切勿直接跟5V设备直接连接, 以免烧坏FPGA。如果要接5V设备, 需要接电平转换芯片。扩展口和FPGA

连接的pcb走线全部采用差分等长走线，以方便扩展模块。扩展口J1其原理图如图2-4所示。




图2-4 J2 40芯扩展接口原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，J2的第一脚在正方向右下1为第一脚位号，对照图2-4的原理图锁定引脚。

J2 扩展口引脚分配表（根据引脚位号对照引脚）

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOB_0)	P4	2(GPIOB_1)	N4
3(GPIOB_2)	N3	4(GPIOB_3)	M5
5(GPIOB_4)	M3	6(GPIOB_5)	M4
7(GPIOB_6)	L3	8(GPIOB_7)	J3
9(GPIOB_8)	J4	10(GPIOB_9)	H4
11	VCC5V	12	GND
13(GPIOB_10)	N1	14(GPIOB_11)	M2
15(GPIOB_12)	M1	16(GPIOB_13)	L1
17(GPIOB_14)	H2	18(GPIOB_15)	H1
19(GPIOB_16)	G1	20(GPIOB_17)	G3
21(GPIOB_18)	L4	22(GPIOB_19)	L5
23(GPIOB_20)	K6	24(GPIOB_21)	H3
25(GPIOB_22)	H5	26(GPIOB_23)	F3
27(GPIOB_24)	E2	28(GPIOB_25)	J11
29	3.3V	30	GND
31(GPIOB_26)	J12	32(GPIOB_27)	K11
33(GPIOB_28)	K14	34(GPIOB_29)	L12

35(GPIOB_30)	M12	36(GPIOB_31)	M11
37(GPIOB_32)	N12	38(GPIOB_33)	P14
39(GPIOB_34)	P12	40(GPIOB_35)	R12

④、HDMI接口A

开发板的HDMI接口A采用直连FPGA的方式来实现，通过FPGA内部的IP核进行HDMI信号的识别，可以作为输入或输出。HDMI输入接口原理图如图2-5所示。




图2-5 HDMI接口1原理图

HDMI输入引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
HDMIA_D2_P	B3	HDMIA_D0_P	F5
HDMIA_D2_N	D3	HDMIA_D0_N	F4
HDMIA_D1_P	E3	HDMIA_SCL	P1
HDMIA_D1_N	E4	HDMIA_SDA	R1
HDMIA_HPD	K2	HDMIA_CLK_N	J1
HDMIA_CEC	K3	HDMIA_CLK_P	K1

⑤、电源开关

开发板电源输入上面介绍过，通过USB接口供电，转换成不同的电压满足整个开发板上电源需求，在USB供电下游，我们提供了电源的总开关，通过总开关，接通和断开开发板的供电系统，开发板上的电源开关原理图2-6。




图2-6 开发板的电源开关

⑥、USB-JTAG

此USB接口有二个作用：（1）开发板供电口；（2）FPGA编程口,下面做分别介绍：

（1）开发板供电系统：

开发板上提供的多种不同电压的电源。通过电脑USB连接开发板USB口供电，输入电源分成不同电压的多路电源 电源芯片分别产生+5V, +3.3V, +2.5V, +1.2V ,电源,满足FPGA的BANK电压和内核电压需要。

开发板上的电源拓扑图2-7如下：




图2-7 开发板的电源拓扑

（2）USB-JTAG编程口

JTAG编程，板载Anlogic USB Cable接口形式，同时实现FPGA核心板供电功能，另一端接电脑。USB B接口，通过连接计算机USB口，对FPGA进行下载编程，兼电源输入口，FPGA 的配置和调试模式：JTAG 模式。JTAG 接口的作用是将编译好的程序(.bit)下载到

FPGA中，或可把.bin文件通过加载到掉电保护的 FLASH中，掉电以后就不会丢失，重新上电后 FPGA 会读取 FLASH 中的 bin 配置文件并运行。

图 2-8就是 JTAG 口的原理图部分，其中涉及到 TCK,TDO,TMS,TDI 这四个信号。这四个信号直接由 FPGA 引脚引出。




图 2-8 原理图中 JTAG 接口部分


JTAG接口部分引脚表

信号名称	FPGA引脚	信号名称	FPGA引脚
FPGA_TCK	C14	FPGA_TDI	C12
FPGA_TMS	A15	FPGA_TDO	E14

⑦、USB转UART

核心板上USB转uart采用CH340芯片，这个USB接口即可实现了供电功能，也可以实现USB转串口功能，可以用一根USB线将它连接到上PC的USB口进行串口数据通信。图2.9是type-c与CH340接口连接。Type-c接口连接如图 2.9 所示。也可当着电源供电用。

Type-C是USB接口的一种连接介面，不分正反两面均可插入，大小约为8.3mm×2.5mm，和其他介面一样支持USB标准的充电、数据传输、显示输出等功能。Type-C由USB Implementers Forum制定，引脚定义图2.10 type-c接口图。



2.9 type-c接口



引脚名称	FPGA 引脚
RXD	F12
TXD	D12

图2-11 HDMI接口原理图

信号名称	FPGA引脚	信号名称	FPGA引脚
HDMIB_D2_P	E1	HDMIB_D0_P	G5
HDMIB_D2_N	D1	HDMIB_D0_N	G6
HDMIB_D1_P	F1	HDMIB_SCL	P2
HDMIB_D1_N	F2	HDMIB_SDA	R2

HDMIB_HPD	J6	HDMIB_CLK_N	C2
HDMIA_CEC	K5	HDMIB_CLK_P	C3

⑨、VGA接口

VGA共12根线连接FPGA，每4根组成一组，分别是红、绿、蓝三种颜色，如图2-12连接方法，相关VGA接口查找相关资料，这里不再赘述。




图 2-12 VGA接口原理图

VGA引脚分配

信号名称	FPGA引脚	信号名称	FPGA引脚
VGA_HS	E7	VGA_VS	F7
VGAD0	F6	VGAD1	E6
VGAD2	D6	VGAD3	D5
VGAD4	T5	VGAD5	P5
VGAD6	N5	VGAD7	N6
VGAD8	R5	VGAD9	L7
VGAD10	L8	VGAD11	E13

⑩、40芯GPIO扩展口J2

开发板预留2个扩展口J1/J2，这是在板右边得J1口，信号与JP2一样，这里不在重述，其原理图如图2-13所示。




图2-13 JP1 40芯口的引脚原理图

注意：在锁定扩展口的引脚时，要根据实物的缺口方向，J1的第一脚在正方向左上1为第一脚位号，对照图3-13的原理图锁定引脚。

J1 扩展口引脚分配表

脚位号与信号名	FPGA 引脚	脚位号与信号名	FPGA 引脚
1(GPIOA_0)	D14	2(GPIOA_1)	G11
3(GPIOA_2)	G12	4(GPIOA_3)	F13
5(GPIOA_4)	H13	6(GPIOA_5)	H14
7(GPIOA_6)	J14	8(GPIOA_7)	J13
9(GPIOA_8)	K12	10(GPIOA_9)	L14
11	VCC5V	12	GND
13(GPIOA_10)	M14	14(GPIOA_11)	P11
15(GPIOA_12)	L10	16(GPIOA_13)	M10
17(GPIOA_14)	D16	18(GPIOA_15)	E15
19(GPIOA_16)	F14	20(GPIOA_17)	F15
21(GPIOA_18)	G16	22(GPIOA_19)	G14
23(GPIOA_20)	K15	24(GPIOA_21)	J16
25(GPIOA_22)	H15	26(GPIOA_23)	H16
27(GPIOA_24)	K16	28(GPIOA_25)	M16
29	3.3V	30	GND
31(GPIOA_26)	M15	32(GPIOA_27)	L16
33(GPIOA_28)	N16	34(GPIOA_29)	N14
35(GPIOA_30)	P16	36(GPIOA_31)	P15
37(GPIOA_32)	R16	38(GPIOA_33)	R15
39(GPIOA_34)	T15	40(GPIOA_35)	R14

⑪、数码管

数码管是很常见的一种显示设备，可采用共阴或共阳两种，一般分为七段数码管和八段数码管，两者区别就在于八段数码管比七段数码管多一个“点”。我们采用的数码管为2组4位一体的八段数码管，共阳数码管的段结构图 2-14所示。




图 2-14 数码管的段结构

我们使用的是共阳极数码管，当某一字段对应的引脚为低电平时，相应字段就点亮，当某一字段对应的引脚为高电平时，相应字段就不亮。

LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳极的LED而言，高电平使能。要让8个数码管动态扫描显示，要将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象，就像是8个数码管同时工作。

2组4位一体数码管的相同的段都接在了一起，一共是8个引脚，然后加上8个控制信号引脚，一共是16个引脚，如图 2-15所示，其中DIG[0..7]是对应数码管的a,b,c,d,e,f,g,h(点DP)，SEL[0..7]是八个数码管的八个控制引脚，高电平有效，当控制引脚为高电平时，对应的数码管有了供电电压，这样数码管才能点亮，否则无论数码管的段如何变化，也不能点亮对应的数码管。

注意：8个双色LED的16个引脚和数码管的16个引脚（8个数码段和8个位控制）复用，SW6选择开关来选择双色LED工作还是数码管工作，拨上为接通数码管工作，拨下为接通双色LED工作。引脚分配与⑫一起给出分配表。




图 2-15 8组动态扫描数码管及选择开关

⑫、8组双色LED发光管

开发板提供了8个双色LED发光二极管。每个发光管是双色，分别是红色和绿色，也就是8组相当于16个LED,要锁定16个IO脚，8组LED发光管原理图如图 2-16，当FPGA的引脚输出逻辑为“0”时，LED熄灭。输出逻辑为“1”时，LED被点亮。16个引脚和数码管复用（请看⑪）。




图 2-16双色LED发光管

LED、数码管引脚分配：*DIG*属于数码管的段控制，*SEL0*属于数码管的位选信号

双色LED引脚名称	数码管引脚名称	FPGA引脚
LED6红	DIG0 (a段)	C15
LED6绿	SEL0(左起第1个数码)	F16
LED7红	DIG1 (b段)	C16
LED7绿	SEL1(左起第2个数码)	E16
LED8红	DIG2 (c段)	B6
LED8绿	SEL2(左起第3个数码)	E12
LED9红	DIG3 (d段)	A5
LED9绿	SEL3(左起第4个数码)	E10
LED10红	DIG4 (e段)	B5
LED10绿	SEL4(左起第5个数码)	C13
LED11红	DIG5 (d段)	A8
LED11绿	SEL5(左起第6个数码)	F10

LED12红	DIG6 (g段)	A7
LED12绿	SEL6(左起第7个数码)	E11
LED13红	DIG7 (h段)	A6
LED13绿	SEL7(左起第8个数码)	D11

⑬、SPI FLASH W25Q64

开发板上板载了一片64Mbit大小的SPI FLASH芯片，型号为华邦W25Q64，W25Q64的擦写周期多达10W次，具有20年的数据保存期限，支持电压为2.7~3.6V，W25Q64支持标准的SPI，还支持双输出/四输出的SPI，最大SPI时钟可以到80Mhz（双输出时相当于 160Mhz，四输出时相当于320M）原理图如图 2-17。




图2-17 SPI Flash 原理图

配置芯片引脚分配：

W25Q64引脚名称	FPGA 引脚	W25Q64引脚名称	FPGA 引脚
FLASH_CS	P8	FLASH_HOLD	R9
FLASH_SDO	N8	FLASH_SCLK	M9
FLASH_WP	P9	FLASH_SDI	P7

⑭、蜂鸣器

蜂鸣器通过一个三极管进行控制，当BUZZER为低电平时，三极管导通，蜂鸣器响；当BUZZER为高电平时，三极管截止蜂鸣器不响。为了控制蜂鸣器噪音，我们在蜂鸣器跟 FPGA 之间加入了乒乓开关SW5,乒乓可以拨上断开，拨下为接通。原理图如图2-18。




图 2-18 蜂鸣器及控制开关原理图

蜂鸣器引脚分配:

引脚名称	FPGA 引脚
BUZZER	H11

⑮、乒乓开关

开发板包含了6个乒乓开关，其中SW1-SW4是作为与FPGA的IO输入信号，拨上为上为“1”，拨下为“0”；如图2-19。SW5是蜂鸣器开关，SW6选择开关来选择双色LED工作还是数码管工作，在上文介绍过。




图 2-19 4组乒乓开关原理图

乒乓开关引脚

开关引脚信号	FPGA 引脚	开关引脚信号	FPGA 引脚
SW1	C8	SW2	C7
SW3	C6	SW4	C5

⑯、4组按键

开发板板载了4个独立按键，(KEY1~KEY4)。按键按下为低电平，松开为高电平，4按键的原理图如图2-20所示。




图 2-20 4个独立按键原理图

按键引脚分配:

信号名称	FPGA引脚	TF信号名称	FPGA引脚
KEY1	A2	KEY2	B2
KEY3	B1	KEY4	C1

⑰、TF卡槽

TF卡(Secure Digital Memory Card)有两种模式，一种是SD模式，一种是SPI模式，SD模式包含SPI模式功能，此板采用功能更全面的SD卡模式。引脚结构图如图 2-21所示，原理图如图2-22所示。

TF卡 (SD模式) : 1-data2; 2-data3; 3-cmd; 4-vdd; 5-clk; 6-vss; 7-data0; 8-data1。

TF卡 (SPI模式) : 1-rsv; 2-cs; 3-di; 4-vdd; 5-sclk; 6-vss; 7-do; 8-rsv。




图2-21TF卡引脚示意图




图 2-22 TF卡原理图

注意：TF卡槽在开发板背面。

TF 卡槽引脚分配

TF信号名称	FPGA引脚	TF信号名称	FPGA引脚
SD_DAT3 (CS)	A12	SD_DAT2	A11
SD_DAT1	B15	SD_DAT0(MISO)	B14
SD_CLK	A14	SD_CMD(MOSI)	A13

⑩、以太网接口

网口采用了以太网RTL8211控制芯片，接口端HR911130A,相关资料在已提供资料包里查看。图2-23是RTL8211控制器件原理图。




图2-23 以太网接口原理图

以太网接口引脚图

信号名称	FPGA引脚	信号名称	FPGA引脚
MDC0	L13	MDIO0	M13
RXCTI/PHY_AD	T13	TXCLK	T12
RXD0	P6	TXD0	T4
RXD1	M6	TXD1	T6
RXD2	T9	TXD2	M7
RXD3	N9	TXD3	T8
TXCTL	T7	RXC	T14

①9、50M时钟源

图 2-24即为我们上述提到的给开发板提供时钟源的**50M**有源晶振电路。晶振输出连接到FPGA的全局输入时钟管脚，这个CLK1可以用来驱动FPGA内的用户逻辑电路，用户可以通过配置FPGA内部的PLL（锁相环）来分频倍频实现其他频率的时钟。




图 2-24 50M晶振连接原理图

引脚分配

时钟信号	FPGA 引脚
CLK	R7

⑳、固化 FLASH W25Q16

FPGA 掉电配置芯片使用的是一片大小为 64M-bit W25Q16 SPI FLASH 芯片，实际开发中，我们可使用该 FLASH 固化到 FPGA 中，作为系统的启动镜像，FPGA 上电时，配置芯片配置文件自动配置到 FPGA 中。下图 2-25，是该 8PIN 芯片的原理图以及 SPI FLASH 的引脚分配表，用户无需在设计中人为约束引脚。





图 2.25 固化 FLASH

FLASH 的引脚分配表

引脚名	FPGA引脚	引脚名	FPGA引脚
MSPI_CLK	R11	MSPI_MISO	P10
MSPI_CS	T3	MSPI_MOSI	T10



名称：杭州康芯电子有限公司

地址：杭州市莫干山路1418-36号2幢6楼

网址：WWW.KX-SOC.COM

电话：0571-88914587

邮编：310010

2025年4月